JPS6325676Y2 - - Google Patents
Info
- Publication number
- JPS6325676Y2 JPS6325676Y2 JP5873784U JP5873784U JPS6325676Y2 JP S6325676 Y2 JPS6325676 Y2 JP S6325676Y2 JP 5873784 U JP5873784 U JP 5873784U JP 5873784 U JP5873784 U JP 5873784U JP S6325676 Y2 JPS6325676 Y2 JP S6325676Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- period
- switching element
- pref
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 28
- 238000010438 heat treatment Methods 0.000 claims description 28
- 230000006698 induction Effects 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 10
- 238000010411 cooking Methods 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- 235000006679 Mentha X verticillata Nutrition 0.000 description 5
- 235000002899 Mentha suaveolens Nutrition 0.000 description 5
- 235000001636 Mentha x rotundifolia Nutrition 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000000368 destabilizing effect Effects 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Description
【考案の詳細な説明】
イ 産業上の利用分野
本考案はデジタル制御回路を用いた誘導加熱装
置に関する。
置に関する。
ロ 従来技術
誘導加熱装置は直流電源に結ばれた加熱コイ
ル、この加熱コイルと共振回路を為す共振コンデ
ンサ及びスイツチング素子から成り、上記スイツ
チング素子をON、OFF制御することにより上記
加熱コイルに共振電流を発生させて、この加熱コ
イルで交番磁界を生成して、この加熱コイルに近
接配置された鉄系金属より成る被加熱物を誘導加
熱するものである。このような誘導加熱装置にあ
つては、例えば特願昭56−115713に示された家庭
用誘導加熱装置のようにスイツチング素子がON
してからOFFするまでのタイミングはRCの時定
数回路を用いて行つていた。
ル、この加熱コイルと共振回路を為す共振コンデ
ンサ及びスイツチング素子から成り、上記スイツ
チング素子をON、OFF制御することにより上記
加熱コイルに共振電流を発生させて、この加熱コ
イルで交番磁界を生成して、この加熱コイルに近
接配置された鉄系金属より成る被加熱物を誘導加
熱するものである。このような誘導加熱装置にあ
つては、例えば特願昭56−115713に示された家庭
用誘導加熱装置のようにスイツチング素子がON
してからOFFするまでのタイミングはRCの時定
数回路を用いて行つていた。
然し乍ら、RCの時定数回路では時定数の経時
変化、温度変化が大きく、スイツチング素子ON
期間を正確に保つことが出来ず、出力が設定値か
らずれると云う不都合があつた。また、使用され
る調理具の材質、形状によつて、設定パワーが同
じであつても、加熱出力が異なると云う問題があ
つた。このため昭和59年２月13日当社特許出願(5)
に示すようにインバータ回路への入力電流を検出
する入力電流検出手段と、この入力電流検出手段
によつて検出された電流値をデジタルは入力パワ
ーに応じたパワー設定データPrefをデジタル値で
設定するパワー設定回路と、上記Ａ／Ｄ変換回路
からの入力データPADとパワー設定回路からのパ
ワー設定データPrefを受けてPref−PADを出力す
るSUB回路と、スイツチング素子がONされるべ
き時間に対応したON期間データPconを保持する
とともに、上記SUB回路からPref−PADを受けた
とき上記PconをこのPref−PADで補正して新たな
ON期間データを設定保持するON期間設定手段
と、上記スイツチング素子のONにより計数を開
始しこの計数内容が上記ON期間設定手段のON
期間データPconに達したときスイツチング素子
へOFF信号を与える計数回路と、を設ける構成
にし、スイツチング素子のON期間を正確に保つ
とともに、調理具の材質、形状による加熱出力の
差を無くすことが考えられている。
変化、温度変化が大きく、スイツチング素子ON
期間を正確に保つことが出来ず、出力が設定値か
らずれると云う不都合があつた。また、使用され
る調理具の材質、形状によつて、設定パワーが同
じであつても、加熱出力が異なると云う問題があ
つた。このため昭和59年２月13日当社特許出願(5)
に示すようにインバータ回路への入力電流を検出
する入力電流検出手段と、この入力電流検出手段
によつて検出された電流値をデジタルは入力パワ
ーに応じたパワー設定データPrefをデジタル値で
設定するパワー設定回路と、上記Ａ／Ｄ変換回路
からの入力データPADとパワー設定回路からのパ
ワー設定データPrefを受けてPref−PADを出力す
るSUB回路と、スイツチング素子がONされるべ
き時間に対応したON期間データPconを保持する
とともに、上記SUB回路からPref−PADを受けた
とき上記PconをこのPref−PADで補正して新たな
ON期間データを設定保持するON期間設定手段
と、上記スイツチング素子のONにより計数を開
始しこの計数内容が上記ON期間設定手段のON
期間データPconに達したときスイツチング素子
へOFF信号を与える計数回路と、を設ける構成
にし、スイツチング素子のON期間を正確に保つ
とともに、調理具の材質、形状による加熱出力の
差を無くすことが考えられている。
ところで、このようなデジタル制御の誘導加熱
装置においては、制御回路系のデータ、即ちPAD、
Pref、Pconのbit数を下げると単位bit変化に対す
るON期間の変化及びこれに共なう入力電力の変
化量が大きくなるためノイズが発生し、使用者に
不快感を与えると云う不都合があつた。このため
上記制御回路系のデータのbit数を上げるとＡ／
Ｄ変換回路が複雑になりコストアツプにつながる
とともに、僅かな状態変化に対してもスイツチン
グ素子のON期間が変化するのでインバータ発振
が不安定になると云う問題があつた。
装置においては、制御回路系のデータ、即ちPAD、
Pref、Pconのbit数を下げると単位bit変化に対す
るON期間の変化及びこれに共なう入力電力の変
化量が大きくなるためノイズが発生し、使用者に
不快感を与えると云う不都合があつた。このため
上記制御回路系のデータのbit数を上げるとＡ／
Ｄ変換回路が複雑になりコストアツプにつながる
とともに、僅かな状態変化に対してもスイツチン
グ素子のON期間が変化するのでインバータ発振
が不安定になると云う問題があつた。
ハ 考案の目的
本考案はこのような点に鑑みて為されたもので
あつて、Ａ／Ｄ変換回路の複雑化、インバータ発
振の不安定化を招くことなく入力電力変化時のノ
イズを防止することを目的とする。
あつて、Ａ／Ｄ変換回路の複雑化、インバータ発
振の不安定化を招くことなく入力電力変化時のノ
イズを防止することを目的とする。
ニ 考案の構成
本考案は交流入力電流を検出する入力電流検出
手段と、この入力電流検出手段によつて検出され
た電流値をmbitのデジタルなデータPADに変換す
るＡ／Ｄ変換回路と、入力パワーに応じたパワー
設定データPrefをmbitのデジタル値で設定する
パワー設定回路と、これ等のデータPADとPrefの
差を採るSUB回路と、スイツチング素子のONす
べき時間に応じたON期間データPconを上記
mbitより大きなnbitのデジタルデータとして設定
保持するON期間設定手段とから成り、このON
期間設定手段はSUB回路から得られるmbitの差
データPref−PAD分だけ上記ON期間データPcon
を変化させてこのON期間データPconを新たに設
定する構成を採る。
手段と、この入力電流検出手段によつて検出され
た電流値をmbitのデジタルなデータPADに変換す
るＡ／Ｄ変換回路と、入力パワーに応じたパワー
設定データPrefをmbitのデジタル値で設定する
パワー設定回路と、これ等のデータPADとPrefの
差を採るSUB回路と、スイツチング素子のONす
べき時間に応じたON期間データPconを上記
mbitより大きなnbitのデジタルデータとして設定
保持するON期間設定手段とから成り、このON
期間設定手段はSUB回路から得られるmbitの差
データPref−PAD分だけ上記ON期間データPcon
を変化させてこのON期間データPconを新たに設
定する構成を採る。
ホ 実施例
第１図は本発明誘導加熱装置に用いられるイン
バータ回路の回路図であつて、１はAC電源電圧
を全波整流する全波整流回路、２はこの全波整流
回路１の出力端子に結ばれたチヨークコイル、３
はこのチヨークコイル２とともにフイルタ回路を
構成するフイルタコンデンサ、４はこのフイルタ
コンデンサ３の一端に結ばれた誘導加熱コイル、
５はこの誘導加熱コイル４とともに共振回路を構
成する共振コンデンサ、６はこの共振コンデンサ
５に並列に接続されたトランジスタ等のスイツチ
ング素子、７はこのスイツチング素子に逆並列に
接続されたダンバーダイオードである。８は後述
する制御回路よりON、OFF信号を受けて、上記
スイツチング素子６をON、OFFせしめる駆動回
路を示し、この駆動回路８の入力段には抵抗９及
びコンデンサ１０で構成された微分回路が設けら
れていて、スイツチングの立ち上がり、立ち下が
りが急速に行なわれるようになつている。１１は
上記AC電源ラインに設けられたカレントトラン
スであつて、このインバータ回路へ入力される交
流電源を検出する。
バータ回路の回路図であつて、１はAC電源電圧
を全波整流する全波整流回路、２はこの全波整流
回路１の出力端子に結ばれたチヨークコイル、３
はこのチヨークコイル２とともにフイルタ回路を
構成するフイルタコンデンサ、４はこのフイルタ
コンデンサ３の一端に結ばれた誘導加熱コイル、
５はこの誘導加熱コイル４とともに共振回路を構
成する共振コンデンサ、６はこの共振コンデンサ
５に並列に接続されたトランジスタ等のスイツチ
ング素子、７はこのスイツチング素子に逆並列に
接続されたダンバーダイオードである。８は後述
する制御回路よりON、OFF信号を受けて、上記
スイツチング素子６をON、OFFせしめる駆動回
路を示し、この駆動回路８の入力段には抵抗９及
びコンデンサ１０で構成された微分回路が設けら
れていて、スイツチングの立ち上がり、立ち下が
りが急速に行なわれるようになつている。１１は
上記AC電源ラインに設けられたカレントトラン
スであつて、このインバータ回路へ入力される交
流電源を検出する。
このようなインバータにおいては、駆動回路８
を介してスイツチング素子６に第２図Ａのような
ON、OFF信号が加えられると、このスイツチン
グ素子６には同図Ｂに示す電流Icが流れ、このス
イツチング素子６端子間電圧VCEは同図Ｃの如
く、変動する。このとき、加熱コイル４には共振
電流が流れ、高周波交番磁界が発生して加熱コイ
ル４近傍の鉄又は、18−８ステンレス系金属より
成る鍋等の調理具１２に供給され、この調理具１
２が誘導加熱される。尚、ここでVconは全波整
流回路１からチヨークコイル２を介して伝えられ
る全波整流電圧である。
を介してスイツチング素子６に第２図Ａのような
ON、OFF信号が加えられると、このスイツチン
グ素子６には同図Ｂに示す電流Icが流れ、このス
イツチング素子６端子間電圧VCEは同図Ｃの如
く、変動する。このとき、加熱コイル４には共振
電流が流れ、高周波交番磁界が発生して加熱コイ
ル４近傍の鉄又は、18−８ステンレス系金属より
成る鍋等の調理具１２に供給され、この調理具１
２が誘導加熱される。尚、ここでVconは全波整
流回路１からチヨークコイル２を介して伝えられ
る全波整流電圧である。
第３図はこのような誘導加熱装置の制御回路を
示すブロツク図であつて、１３は上記カレントト
ランス１２で検出された入力電流値を比較的ビツ
ト数の少いmbitのデジタルな入力データPADに変
換するＡ／Ｄ変換回路、１４はこのＡ／Ｄ変換回
路１３がＡ／Ｄ変換をするタイミングを与える
Sample信号及び交流電源電圧を全波整流した脈
流の低電位部に同期したMINT信号を生成する
タイミング生成回路を示し、AC電圧を全波整流
した整流電圧の所定のタイミングで各々Sample
信号及びMINT信号を出力する。１５は上記
Ａ／Ｄ変換回路１３からの入力データPADを受け
て、上記加熱コイル４に近接してナイフ、フオー
ク等の小物が配置されている状態や何も配置され
ていない無負荷状態を検知する不適正負荷検知回
路であつて、上記入力データPADが所定値以下の
とき禁止信号を発する。１６はmbitのデジタル
値でこの調理器から出力すべきパワーに応じたパ
ワー設定データPrefが設定されるパワー設定回
路、１７はこのパワー設定回路１６からmbitの
設定データPrefを受けるとともに上記Ａ／Ｄ変換
回路１３から入力データPADを受けるSUB回路を
示し、設定データPrefから入力データPADを差し
引いたときの符号を含むｍ＋1bitの値Pref−PAD
が出力される。１８は上記スイツチング素子６を
ONさせる時間に応じたON期間データPconをを
上記mbitより大きなnbitのデジタルデータとして
設定するON期間設定手段であつて、上記SUB回
路１７からmbitの差データPref−PADを受けて上
記nbitの上記ON期間データPconが調節される。
１９は上記全波整流回路１からの直流電圧Vcon
とスイツチング素子６の端子電圧VCEを比較して
VCE＞Vconである共振期間中に“Ｌ”レベルの
検出信号を出力する共振期間検出回路であつて、
VCE＜Vconとなつたときの検出信号の消滅によ
りスイツチング素子６をONさせるタイミングを
知らせるオンタイミング検出手段も兼ねている。
２０はこの共振期間検出回路１９からの検出信号
により共振期間長を計り、この共振期間長に応じ
てスイツチング素子６のON時間を制限するため
のnbitの制限データICPを設定する過電流保護設定
回路であつて、スイツチング素子６へ大電流が流
れるのを防止する。２１は上記共振期間検出回路
１９からの検出信号を受け、この検出信号の終了
時から計数動作を開始し、この計数値が上記ON
期間設定手段１８のON期間データPcon又は上記
過電流保護設定回路２０での制限データICPと同
じになると一致信号を出力するON期間計数回
路、２２は上記共振期間検出回路１９からの検出
信号終了時、即ち、VCE＜Vconとなつたときに
セツトされるとともに、上記ON期間計数回路２
１からの一致信号によりセツトされるフリツプフ
ロツプ回路を示しこのセツト、リセツトによつて
“Ｈ”、“Ｌ”に変化するスイツチング素子６の
ON、OFFを制御する制御信号を上記駆動回路８
へ送る。また、このフリツプフロツプ回路２２は
上記不適正負荷検知回路１５からの不適正負荷検
知回路によりこの動作は禁止される構成になつて
いる。
示すブロツク図であつて、１３は上記カレントト
ランス１２で検出された入力電流値を比較的ビツ
ト数の少いmbitのデジタルな入力データPADに変
換するＡ／Ｄ変換回路、１４はこのＡ／Ｄ変換回
路１３がＡ／Ｄ変換をするタイミングを与える
Sample信号及び交流電源電圧を全波整流した脈
流の低電位部に同期したMINT信号を生成する
タイミング生成回路を示し、AC電圧を全波整流
した整流電圧の所定のタイミングで各々Sample
信号及びMINT信号を出力する。１５は上記
Ａ／Ｄ変換回路１３からの入力データPADを受け
て、上記加熱コイル４に近接してナイフ、フオー
ク等の小物が配置されている状態や何も配置され
ていない無負荷状態を検知する不適正負荷検知回
路であつて、上記入力データPADが所定値以下の
とき禁止信号を発する。１６はmbitのデジタル
値でこの調理器から出力すべきパワーに応じたパ
ワー設定データPrefが設定されるパワー設定回
路、１７はこのパワー設定回路１６からmbitの
設定データPrefを受けるとともに上記Ａ／Ｄ変換
回路１３から入力データPADを受けるSUB回路を
示し、設定データPrefから入力データPADを差し
引いたときの符号を含むｍ＋1bitの値Pref−PAD
が出力される。１８は上記スイツチング素子６を
ONさせる時間に応じたON期間データPconをを
上記mbitより大きなnbitのデジタルデータとして
設定するON期間設定手段であつて、上記SUB回
路１７からmbitの差データPref−PADを受けて上
記nbitの上記ON期間データPconが調節される。
１９は上記全波整流回路１からの直流電圧Vcon
とスイツチング素子６の端子電圧VCEを比較して
VCE＞Vconである共振期間中に“Ｌ”レベルの
検出信号を出力する共振期間検出回路であつて、
VCE＜Vconとなつたときの検出信号の消滅によ
りスイツチング素子６をONさせるタイミングを
知らせるオンタイミング検出手段も兼ねている。
２０はこの共振期間検出回路１９からの検出信号
により共振期間長を計り、この共振期間長に応じ
てスイツチング素子６のON時間を制限するため
のnbitの制限データICPを設定する過電流保護設定
回路であつて、スイツチング素子６へ大電流が流
れるのを防止する。２１は上記共振期間検出回路
１９からの検出信号を受け、この検出信号の終了
時から計数動作を開始し、この計数値が上記ON
期間設定手段１８のON期間データPcon又は上記
過電流保護設定回路２０での制限データICPと同
じになると一致信号を出力するON期間計数回
路、２２は上記共振期間検出回路１９からの検出
信号終了時、即ち、VCE＜Vconとなつたときに
セツトされるとともに、上記ON期間計数回路２
１からの一致信号によりセツトされるフリツプフ
ロツプ回路を示しこのセツト、リセツトによつて
“Ｈ”、“Ｌ”に変化するスイツチング素子６の
ON、OFFを制御する制御信号を上記駆動回路８
へ送る。また、このフリツプフロツプ回路２２は
上記不適正負荷検知回路１５からの不適正負荷検
知回路によりこの動作は禁止される構成になつて
いる。
このような制御回路において、調理器動作中は
共振期間検知回路１９からの“Ｌ”レベルの検出
信号が消滅しその出力が“Ｈ”レベルになつたと
きフリツプフロツプ回路２２がセツトされ、この
フリツプフロツプ回路２２からスイツチング素子
６の駆動回路８へON信号を送る。これと同時に
上記検出信号の消滅によりON期間計数回路２１
が計数動作をし、通常、ON期間設定手段１８内
のデータPconとこの計数値が一致したとき、上
記フリツプフロツプ回路２２へリセツト信号が送
られる。これによつて、フリツプフロツプ回路２
２はリセツトし上記駆動回路８へはスイツチング
素子６のOFF信号が送られる。即ち、通常動作
時は上記ON期間設定手段１８から出力される
ON期間データPconによりスイツチング素子の
ON期間が決定される。
共振期間検知回路１９からの“Ｌ”レベルの検出
信号が消滅しその出力が“Ｈ”レベルになつたと
きフリツプフロツプ回路２２がセツトされ、この
フリツプフロツプ回路２２からスイツチング素子
６の駆動回路８へON信号を送る。これと同時に
上記検出信号の消滅によりON期間計数回路２１
が計数動作をし、通常、ON期間設定手段１８内
のデータPconとこの計数値が一致したとき、上
記フリツプフロツプ回路２２へリセツト信号が送
られる。これによつて、フリツプフロツプ回路２
２はリセツトし上記駆動回路８へはスイツチング
素子６のOFF信号が送られる。即ち、通常動作
時は上記ON期間設定手段１８から出力される
ON期間データPconによりスイツチング素子の
ON期間が決定される。
一方、パワー設定回路１６で設定されたmbit
のパワー設定データPrefと、Ａ／Ｄ変換回路１３
でAC入力電力に比例した入力電流値をＡ／Ｄ変
換して成るmbitの入力データPADとがSample信
号に応じてSUB回路１７に伝えられ、このSUB
回路１７はこのパワー設定データPrefから入力デ
ータPADを引いたデータ値Pref−PADを正負の符号
を有するｍ＋1bitのデータとしてON期間設定手
段１８へ送る。このデータPref−PADを受けて
ON期間設定手段１８は最初設定していたnbitの
ON期間データPconの下位mbitにその符号に応
じてPref−PADの絶対値を加算又は減算して新た
なnbitのON期間データとする。これは、入力デ
ータPADがパワー設定データPrefより小さいとき、
ON期間データを増加してスイツチング素子６の
ON期間長を長くし、入力電力を増加させ、他
方、入力データPADがパワー設定データPrefより
小さいとき、ON期間データPconを減じてスイツ
チング素子６のON期間長を短くし、入力電力を
減少させるように働く。このような動作が入力デ
ータPADがパワー設定データPrefに一致するまで
繰り返される。このため、使用される鍋の材質、
形状、導電率によつて変動する入力電力も常に一
定になるように自動調節される。
のパワー設定データPrefと、Ａ／Ｄ変換回路１３
でAC入力電力に比例した入力電流値をＡ／Ｄ変
換して成るmbitの入力データPADとがSample信
号に応じてSUB回路１７に伝えられ、このSUB
回路１７はこのパワー設定データPrefから入力デ
ータPADを引いたデータ値Pref−PADを正負の符号
を有するｍ＋1bitのデータとしてON期間設定手
段１８へ送る。このデータPref−PADを受けて
ON期間設定手段１８は最初設定していたnbitの
ON期間データPconの下位mbitにその符号に応
じてPref−PADの絶対値を加算又は減算して新た
なnbitのON期間データとする。これは、入力デ
ータPADがパワー設定データPrefより小さいとき、
ON期間データを増加してスイツチング素子６の
ON期間長を長くし、入力電力を増加させ、他
方、入力データPADがパワー設定データPrefより
小さいとき、ON期間データPconを減じてスイツ
チング素子６のON期間長を短くし、入力電力を
減少させるように働く。このような動作が入力デ
ータPADがパワー設定データPrefに一致するまで
繰り返される。このため、使用される鍋の材質、
形状、導電率によつて変動する入力電力も常に一
定になるように自動調節される。
また、小物負荷、無負荷でインバータの加熱動
作がされた場合は入力カレントトランス１１で検
出される入力電流値が低くなり、Ａ／Ｄ変換回路
１３から出力されるデータPADも小さくなる。不
適正負荷検知回路１５はこのような入力データ
PADの値が所定値より低いことを検知してフリツ
プフロツプ回路２２に禁止を掛ける。従つて、フ
リツプフロツプ回路２２からスイツチング素子６
の駆動回路８へのON、OFF信号は禁止される。
尚、このとき上記所定値はパワー設定回路１６の
パワー設定データPrefの値が大きく設定されたと
きは大きく、Prefの値が小さく設定されたときは
小さくされるようにパワー設定摘（図示せず）に
連動して変化させるのが好ましい。
作がされた場合は入力カレントトランス１１で検
出される入力電流値が低くなり、Ａ／Ｄ変換回路
１３から出力されるデータPADも小さくなる。不
適正負荷検知回路１５はこのような入力データ
PADの値が所定値より低いことを検知してフリツ
プフロツプ回路２２に禁止を掛ける。従つて、フ
リツプフロツプ回路２２からスイツチング素子６
の駆動回路８へのON、OFF信号は禁止される。
尚、このとき上記所定値はパワー設定回路１６の
パワー設定データPrefの値が大きく設定されたと
きは大きく、Prefの値が小さく設定されたときは
小さくされるようにパワー設定摘（図示せず）に
連動して変化させるのが好ましい。
さらに、アルミ等の非磁性材より成る調理具が
加熱コイル４に近接配置して加熱された場合、こ
の加熱コイル４の等価インダクタンスは磁性調理
具を利用した場合より低くなる。このためスイツ
チング素子６がOFFしてからスイツチング素子
６端子電圧VCEが全波整流回路１からの直流電圧
Vconより高い状態となる共振期間の期間長は短
くなる。共振期間検出回路１９はこの期間を検出
し、過電流保護設定回路２０が検出された共振期
間長に応じてON期間を制限する制限データICPの
値を減少させる。これによりスイツチング素子６
のON期間を長くするように数値設定手段１８の
ON期間データPconが大きな値にされても、ON
期間計数回路２１の計数は上記過電流保護設定回
路２０の制限データICPの値に制限され、スイツ
チング素子６のON期間が短くなつて、スイツチ
ング素子に大電流が流れると云う危険はない。
加熱コイル４に近接配置して加熱された場合、こ
の加熱コイル４の等価インダクタンスは磁性調理
具を利用した場合より低くなる。このためスイツ
チング素子６がOFFしてからスイツチング素子
６端子電圧VCEが全波整流回路１からの直流電圧
Vconより高い状態となる共振期間の期間長は短
くなる。共振期間検出回路１９はこの期間を検出
し、過電流保護設定回路２０が検出された共振期
間長に応じてON期間を制限する制限データICPの
値を減少させる。これによりスイツチング素子６
のON期間を長くするように数値設定手段１８の
ON期間データPconが大きな値にされても、ON
期間計数回路２１の計数は上記過電流保護設定回
路２０の制限データICPの値に制限され、スイツ
チング素子６のON期間が短くなつて、スイツチ
ング素子に大電流が流れると云う危険はない。
第４図は上記ON期間設定手段の構成を示すブ
ロツク図であつて、同図において２３はnbitのデ
ジタル値に符号が付されたnbitのデジタル値を加
算してnbitのON期間データPconをON期間計数
回路２１へ送る加算回路を示し、一方の入力の下
位mbitには上記SUB回路１７からの差データ
Pref−PADの絶対値が与えられ、上位ｎ−mbitに
は常時“０”が加えられている。また上記差デー
タPref−PADの符号が符号bitに与えられる。２４
は上記加算回路２３からの出力Pconを次のデー
タが与えられるまで記憶保持する保持回路、２５
はインバータ発振開始時のON期間データとなる
比較的低レベルのnbitの初期値データSoftが設定
されるソフトスタート設定回路、２６は上記保持
回路２４出力Pconかソフトスタート設定回路２
５出力Softかどちらかを選択して出力する選択回
路であつて、その出力は上記加算回路２３の他方
の入力端に入力される。
ロツク図であつて、同図において２３はnbitのデ
ジタル値に符号が付されたnbitのデジタル値を加
算してnbitのON期間データPconをON期間計数
回路２１へ送る加算回路を示し、一方の入力の下
位mbitには上記SUB回路１７からの差データ
Pref−PADの絶対値が与えられ、上位ｎ−mbitに
は常時“０”が加えられている。また上記差デー
タPref−PADの符号が符号bitに与えられる。２４
は上記加算回路２３からの出力Pconを次のデー
タが与えられるまで記憶保持する保持回路、２５
はインバータ発振開始時のON期間データとなる
比較的低レベルのnbitの初期値データSoftが設定
されるソフトスタート設定回路、２６は上記保持
回路２４出力Pconかソフトスタート設定回路２
５出力Softかどちらかを選択して出力する選択回
路であつて、その出力は上記加算回路２３の他方
の入力端に入力される。
このようなON期間設定手段において、インバ
ータ発振初期時は上記SUB回路１７から加算回
路２３へのデータの付与は禁止されていて、
SUB回路１７から加算回路２３へ伝えられる
mbitのデータ見かけ上各bitが０となつている。
また選択回路２６はソフトスタート設定手段２５
のデータSoftを出力する状態にある。こうした状
態にあつてはデータSoftが選択回路２６を介して
加算回路２３に与えられる。加算回路２３はこの
Softを略MINT信号のタイミングでON期間デー
タPconとして出力し、ON期間計数回路２１及び
保持回路２４へ伝える。インバータ発振開始後、
次のMINT信号に同期してSUB回路１７から
Pref−PADが発せられ、選択回路２６も保持回路
２４の出力を選択するようになる。このため、保
持回路２４からの出力Pconが選択回路２６を介
して加算回路２３に与えられる。この加算回路２
３は、保持回路２４より伝えられるnbitのPcon
の下位mbitから、上記SUB回路１７より伝えら
れるPref−PADの絶対値をその符号の正負に応じ
て加算又は減算する。このPcon＋（Pref−PAD）
がMINT信号のタイミングで新たなON期間デー
タとしてON期間計数回路２１及び保持回路２４
へ出力される。即ち、PrefとPADの差に応じて
ON期間データPconを逐次補正する。このような
データの変化を漸次式で表わすと以下のようにな
る。
ータ発振初期時は上記SUB回路１７から加算回
路２３へのデータの付与は禁止されていて、
SUB回路１７から加算回路２３へ伝えられる
mbitのデータ見かけ上各bitが０となつている。
また選択回路２６はソフトスタート設定手段２５
のデータSoftを出力する状態にある。こうした状
態にあつてはデータSoftが選択回路２６を介して
加算回路２３に与えられる。加算回路２３はこの
Softを略MINT信号のタイミングでON期間デー
タPconとして出力し、ON期間計数回路２１及び
保持回路２４へ伝える。インバータ発振開始後、
次のMINT信号に同期してSUB回路１７から
Pref−PADが発せられ、選択回路２６も保持回路
２４の出力を選択するようになる。このため、保
持回路２４からの出力Pconが選択回路２６を介
して加算回路２３に与えられる。この加算回路２
３は、保持回路２４より伝えられるnbitのPcon
の下位mbitから、上記SUB回路１７より伝えら
れるPref−PADの絶対値をその符号の正負に応じ
て加算又は減算する。このPcon＋（Pref−PAD）
がMINT信号のタイミングで新たなON期間デー
タとしてON期間計数回路２１及び保持回路２４
へ出力される。即ち、PrefとPADの差に応じて
ON期間データPconを逐次補正する。このような
データの変化を漸次式で表わすと以下のようにな
る。
PconK＝PconK-1＋（Pref−PAD K）
〔Ｋ＝１，２，３……，PconO＝Soft〕
こうした加算回路２３での加算によるON期間
データPconの補正はこのnbitのON期間データ
Pconの下位mbitのみに作用して行なわれるので
一回のON期間データPcon再設定によるスイツチ
ング素子６のON期間変化が少くなりひいては入
力電力変化も小さくなる。
データPconの補正はこのnbitのON期間データ
Pconの下位mbitのみに作用して行なわれるので
一回のON期間データPcon再設定によるスイツチ
ング素子６のON期間変化が少くなりひいては入
力電力変化も小さくなる。
ヘ 考案の効果
以上述べた如く本考案誘導加熱装置は交流入力
電流を検出する入力電流検出手段と、この入力電
流検出手段によつて検出された電流値をmbitの
デジタルなデータPADに変換するＡ／Ｄ変換回路
と、入力パワーに応じたパワー設定データPrefを
mbitのデジタル値で設定するパワー設定回路と、
これ等のデータPADとPrefの差を採るSUB回路
と、スイツチング素子をONすべき時間に応じた
ON期間データPconを上記mbitより大きなnbitの
デジタルデータとして設定保持するON期間設定
手段とから成り、このON期間設定手段はSUB回
路から得られるmbitの差データPref−PAD分だけ
上記の位置期間データPconを変化させてこのON
期間データPconを新たに設定しているので、
Ａ／Ｄ変換回路の複雑化、インバータ発振の不安
定化を招くことなく一回のON期間データの再設
定における入力電力変化量を小さくすることが出
来、入力電力変化によるノイズを防止することが
出来る。
電流を検出する入力電流検出手段と、この入力電
流検出手段によつて検出された電流値をmbitの
デジタルなデータPADに変換するＡ／Ｄ変換回路
と、入力パワーに応じたパワー設定データPrefを
mbitのデジタル値で設定するパワー設定回路と、
これ等のデータPADとPrefの差を採るSUB回路
と、スイツチング素子をONすべき時間に応じた
ON期間データPconを上記mbitより大きなnbitの
デジタルデータとして設定保持するON期間設定
手段とから成り、このON期間設定手段はSUB回
路から得られるmbitの差データPref−PAD分だけ
上記の位置期間データPconを変化させてこのON
期間データPconを新たに設定しているので、
Ａ／Ｄ変換回路の複雑化、インバータ発振の不安
定化を招くことなく一回のON期間データの再設
定における入力電力変化量を小さくすることが出
来、入力電力変化によるノイズを防止することが
出来る。
第１図は本考案に用いられるインバータ回路の
回路図、第２図ＡはON、OFF信号を示す波形
図、同図Ｂはスイツチング素子に流れる電流を示
す波形図、同図Ｃはスイツチング素子端子電圧を
示す波形図、第３図は本考案誘導加熱装置の制御
回路のブロツク図、第４図はON期間設定手段の
構成を示すブロツク図である。 １……全波整流回路、２……チヨークコイル、
３……フイルタコンデンサ、４……誘導加熱コイ
ル、５……共振コンデンサ、６……スイツチング
素子、７……ダンパーダイオード、８……駆動回
路、１１……カレントトランス、１２……調理
具、１３……Ａ／Ｄ変換回路、１４……タイミン
グ生成回路、１５……不適正負荷検知回路、１６
……パワー設定回路、１７……SUB回路、１８
……ON期間設定手段、２３……加算回路、２４
……保持回路、２５……ソフトスタート設定回
路、２６……選択回路。
回路図、第２図ＡはON、OFF信号を示す波形
図、同図Ｂはスイツチング素子に流れる電流を示
す波形図、同図Ｃはスイツチング素子端子電圧を
示す波形図、第３図は本考案誘導加熱装置の制御
回路のブロツク図、第４図はON期間設定手段の
構成を示すブロツク図である。 １……全波整流回路、２……チヨークコイル、
３……フイルタコンデンサ、４……誘導加熱コイ
ル、５……共振コンデンサ、６……スイツチング
素子、７……ダンパーダイオード、８……駆動回
路、１１……カレントトランス、１２……調理
具、１３……Ａ／Ｄ変換回路、１４……タイミン
グ生成回路、１５……不適正負荷検知回路、１６
……パワー設定回路、１７……SUB回路、１８
……ON期間設定手段、２３……加算回路、２４
……保持回路、２５……ソフトスタート設定回
路、２６……選択回路。
Claims (1)
- 交流電源電圧を全波整流して成る直流電源と、
この直流電源に結合された誘導加熱コイルと、こ
の誘導加熱コイルとともに共振回路を為す共振コ
ンデンサと、上記共振回路に結ばれ、この共振回
路に共振電流を生成するためのスイツチング素子
と、このスイツチング素子に逆並列に接続された
ダイオードと、から成り、上記スイツチング素子
をオン、オフ制御することにより上記共振回路に
振動電流を生ぜしめる誘導加熱装置において、上
記交流入力電流を検出する入力電流検出手段と、
この入力電流検出手段によつて検出された電流値
をｍビツトのデジタルなデータPADに変換する
Ａ／Ｄ変換回路と、入力パワーに応じたパワー設
定データPrefをｍビツトのデジタル値で設定する
パワー設定回路と、これ等のデータPADとPrefの
差を採る減算回路と、スイツチング素子をオンす
べき時間に応じたオン期間データPconを上記ｍ
ビツトより大きなｎビツトのデジタルデータとし
て設定保持するオン期間設定手段とから成り、こ
のオン期間設定手段は減算回路から得られる差デ
ータPref−PAD分だけ上記オン期間データPconを
変化させてこのオン期間データPconを新たに設
定することを特徴とした誘導加熱調理器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5873784U JPS60170994U (ja) | 1984-04-20 | 1984-04-20 | 誘導加熱調理器 |
| US06/696,245 US4701588A (en) | 1984-02-09 | 1985-01-29 | Oscillation control circuit of an induction heating apparatus |
| DE19853504260 DE3504260A1 (de) | 1984-02-09 | 1985-02-08 | Induktions-heizgeraet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5873784U JPS60170994U (ja) | 1984-04-20 | 1984-04-20 | 誘導加熱調理器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60170994U JPS60170994U (ja) | 1985-11-13 |
| JPS6325676Y2 true JPS6325676Y2 (ja) | 1988-07-13 |
Family
ID=30584522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5873784U Granted JPS60170994U (ja) | 1984-02-09 | 1984-04-20 | 誘導加熱調理器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60170994U (ja) |
-
1984
- 1984-04-20 JP JP5873784U patent/JPS60170994U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60170994U (ja) | 1985-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07101634B2 (ja) | 高周波誘導加熱の調理装置 | |
| JPS6325676Y2 (ja) | ||
| JPH04371108A (ja) | 誘導加熱調理器の鍋検知装置 | |
| JPH0255915B2 (ja) | ||
| KR0182524B1 (ko) | 복합조리기의 전력제어장치 및 그 전력제어방법 | |
| JPH0516154B2 (ja) | ||
| JP2745168B2 (ja) | 誘導加熱調理器の鍋材質検知装置 | |
| JP2964100B2 (ja) | 誘導加熱調理器 | |
| JPS627679B2 (ja) | ||
| JP3733525B2 (ja) | 誘導加熱調理器 | |
| JP2714168B2 (ja) | 誘導加熱調理器 | |
| JPS6112638B2 (ja) | ||
| JP2696278B2 (ja) | 誘導加熱調理器 | |
| JPS61124089A (ja) | 誘導加熱装置 | |
| JP2639010B2 (ja) | 誘導加熱装置および基準値設定方法 | |
| JP2594632Y2 (ja) | 誘導加熱調理器 | |
| JPH0130269B2 (ja) | ||
| JPH0757867A (ja) | 誘導加熱調理器 | |
| JPH0648636B2 (ja) | 誘導加熱装置 | |
| JPS60170185A (ja) | 誘導加熱装置 | |
| JPS617586A (ja) | 誘導加熱装置 | |
| JPH05109466A (ja) | 誘導加熱調理器 | |
| JPS60198082A (ja) | 誘導加熱調理器 | |
| JPH0577159B2 (ja) | ||
| JPH05109468A (ja) | 誘導加熱調理器 |