JPS60170185A - 誘導加熱装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ）産業上の利用分野 本発明はデジタル制御回路を用いた誘導加熱装置に関す
る。

口）従来技術 誘導加熱装置は直流電源に結ばれた加熱コイル、この加
熱コイルと共振回路を為す共振コ／テンサ及びスイッチ
ング素子から成り、上記スイッチング素子をＯＮ、ＯＦ
Ｆ制御制御ことにより上記加熱フィルに共振電流を発生
させて、この加熱フィルで交番磁界を生成して、この加
熱コイルに近接配置された鉄系金属より成る被加熱物を
誘導加熱するものである。このような誘導加熱装置にあ
っては、例えば特願昭５６（１５７１３に示された家庭
用誘導加熱装置のようにスイッチング素子がＯＮしてか
らＯＦＦするまでのタイミングはＲＣの時定数回路を用
いて行っていた。

然し乍ら、ＲＣの時定数回路では時定数の経時変化、温
度変化が大きく、スイッチング素子ＯＮ期間を正確に保
つことが出来ず、出力が設定値からずれると云う不都合
があった。また、使用される調理具の材質、形状によっ
て、設定パワーが同じであっても、加熱出力が異なると
云う問題があった。

ハ）　発明の目的 本発明はこのような点に鑑みて為されたものであって、
スイッチング素子のＯＮ期間を正確に保つとともに、調
理具の材質、形状による加熱出力の差を無くすことを目
的とする。

二）発明の構成 本発明は入力電流検出手段と、この入力電流検出手段に
よって検出された電流値をデジタルな入力データＰＡＤ
に変換するＡ／Ｄ変換回路と、入力パワーに応じたパワ
ー設定データＰｒｅｆをデジタル値で設定するパワー設
定回路と、上記Ａ／Ｄ変換回路からの入力データＰＡＤ
とパワー設定回路からのパワー設定データＰ　ｒｅｆを
受（）てＰｒｅｆ−ＰＡＤを出力するＳＵＢ回路と、ス
イッチング素子がＯＮされるべき時間に対応したＯＮ期
間データＰ　ｃｏｎを保持するとともに、上記ＳＵＢ回
路からＰｒｅｆ−ＰＡＤを受けたとき」−記Ｐ　ｃｏｎ
をこのＰ　ｒｅｆ−ＰＡＤで補正して新たなＯＮ期間デ
ータを設定保持するＯＮ期間設定手段と、から構成され
る。

（ホ）実施例 第１図は本発明誘導加熱装置に用いられるインバータ回
路の回路図であって、（１）はＡＣＴｔｆＡｔ圧を全波
整流する全波整流回路、く２〉はこの全波整流回路（１
）の出力端子に結ばれたチョークコイル、（３）はこの
チョークフィル〈２）とともにフィルタ回路を構成する
フィルタコンデンサ、（４）はこのフィルタコンデンサ
（３）の一端に結ばれた誘導加熱コイル、（５）はこの
誘導加熱コイル（４）とともに共振回路を構成する共振
コンデンサ、〈６）はこの共振コンデンサ（５）に並列
に接続されたトランジスタ等のスイッチング素子、（７
〉はこのスイッチング素子に逆並列に接続されたダンパ
ーダイオードである。（８）は後述する制御回路よりＯ
Ｎ、０ＦＦｆＢ号を受けて、上記スイッチング素子（６
）をＯＮ、ＯＦＦせしめる駆動回路を示し、この駆動回
路〈８）の入力段には抵抗（９）及びコンデンサ（１０
）で構成された微分回路が設けられていて、スイッチン
グの立ち上がり、立ち下がりが急速に行なわれるように
なっている。　（１１）は上記ＡＣ１［源ラインに設け
られたカレントトランスであって、このインバータ回路
へ入力される交ｒＭ電流を検出する。

このようなインバータにおいては、駆動回路（８）を介
してスイッチング素子（６）に第２図ＡのようなＯＮ、
ＯＦＦ信号が加えられると、このスイッチング素子（６
）には同図Ｂに示すｔ流Ｉｃが流れ、このスイッチング
素子（６）端子間電圧ＶＣＥは同図Ｃの如く、変動する
。このとき、加熱フィル（４）には共振電流が流れ、高
周波交番磁界が発生して加熱フィルく４）近傍の鉄又は
、１８−８ステンレス系金属より成る鍋等の調理具（１
２）に供給きれ、この調理具（１２）が誘導加熱される
。尚、ここでＶ　ｃｏｎは全波ＩＩ流流路路１）からチ
ョークコイル（２）を介して伝えられる余波整流電圧で
ある。

第３図はこのような誘導加熱装置の制御回路を示すブロ
ック図であって、（１３）は上記カレント１〜ランスク
１２）で検出された入力電流値をテンタルな入力データ
ＰＡＤに変換するＡ／Ｄ変換回路、〈１４）はこのＡ／
Ｄ変換回路（１３）がＡ／Ｄ変換をするタイミングを与
えるＳａｍｐｌｅ信号及び交流室ｆｇ電圧を全波−整流
した脈流の低電位部に同期したＭＩＮＴＩ号を生成する
タイミング生成回路を示し、ＡＣ電圧を余波整流した整
流電圧の所定のタイミンクで各々Ｓａｍｐｌｅ（８号及
びＭＩＮＴＩ号を出力する。

（１５）は上記Ａ／Ｄ変換回路（１３）からの人力デー
タ（ＰＡＤ　）を受けて、上記加熱コイル（４）に近接
してナイフ、フォーク等の小物が配置きれている状態や
何も配置され工いない無負荷状態を検知する不適正負荷
検知回路であって、上記入力データＰが所定値以下のと
き禁止信号を発する。（１６）はデジタル値でこの調理
器から出力すべきパワーに応じたパワー設定データＰ　
ｒｅｆが設定されるパワー設定回路、（１７〉はこのパ
ワー設定回路（１６）から設定データＰ　ｒｅｆを受け
るとともに上記Ａ／Ｄ変換回路（１３）から入力データ
ＰＡＤを受けるＳＵＢ回路を示し、設定データＰｒｅｆ
から入力データＰＡＤを差し引いた値Ｐ　ｒｅｆ　−Ｐ
ＡＤが出力される。（１８）は上記スイッチング素子（
６〉をＯＮさせる時間に応したＯＮ期間データＰ　ｃｏ
ｎが設定されるＯＮ期間設定手段であって、上記５ＵＢ
ｕ路（１７）から設定データＰ　ｒｅｆから入力データ
ＰＡＤを差し引いた差データＰｒｅｆ−ＰＡＤを受けて
上記ＯＮ期間データＰ　ｃｏｎが調節きれる。　（１９
）は上記全波整流回路く１）からの口流電圧Ｖ　ｃｏｎ
とスイッチング素子く６）の端子電圧ＶＣＥを比較して
■。Ｅ＞　Ｖ　ｃｏｎである共振期間中に“Ｌ”レベル
の検出信号を出力する共振期間検出回路であって、Ｖｏ
Ｆ、＜　Ｖ　ｃａｎとなったときの検出信号の消滅によ
りスイッチング素子（６〉をＯＮさせるタイミングを知
らせるオンタイミング検出手段も兼ねている。（２０）
はこの共振期間検出回路（１９〉からの検出信号により
共振期間長を計り、この共振期間長に応してスイッチン
グ素子（６）のＯＮ時間を制限するだめの制限データＩ
ｃｐを設定する過電流保護設定回路であって、スイッチ
ング素子（６〉へ大電流が流れるのを防止する。（２１
〉は上記共振期間検出回路（１９〉からの検出信号を受
け、この検出信号の終了時から計数動作を開始し、この
計数値が上記ＯＮ期間設定手段（１８）のＯＮ期間デー
タＰ　ｃａｎ又は上記過電流保護設定回路（２０）での
制限データＩｃｐと同じになると一致信号を出力するＯ
Ｎ期間計数回路、（２２）は上記共振期間検出回路（１
９）からの検出信号終了時、即ち％　ＶＣＥ　＜　Ｖｃ
ｏｎとなったときにセントされるとともに、上記ＯＮ期
間計数回路（２０〉からの一致信号によりリセットされ
るツリツブフロップ回路を示しこのセット、リセットに
よってＨ”、“Ｌ　１１に変化するスイッチング素子（
６）のＯＮ、ＯＦＦを制御する制御信号を上記駆動回路
（８）へ送る。また、このフリップフロップ回路（２２
）は上記不適正負荷検知回路り１５）からの不適正負荷
検知回路によりこの動作は禁止される構成になっている
。

このような制御回路において、調理器動作中は共振期間
検知回路（１９）からの“Ｌ”レベルの検出信号が消滅
しその出力が“Ｈ１１レベルになったときフリ・ンプフ
ロツブ回Ｎ（２２）がセ・ントされ、このフリップフロ
ップ回路（２２）からスイッチング素子〈６）の駆動回
路（８）へＯＮ信号を送る。これと同時に上記検出信号
の消滅によりＯＮ期間計数回路（２１）が計数動作をし
、通常、ＯＮ期間設定手段（１８）内のデータＰ　ｃａ
ｎとこの計数値が一致したとき、上記フリップフロップ
回路（２２）ヘリセラトイｇ号が送られる。これによっ
て、フリップフロップ回路（２２）はリセットし上記駆
動回路（８）へはスイッチング素子（６）のＯＦＦ信号
が送られる。即ち、通常動作時は上記ＯＮ期間設定手段
（１８）から出力されるＯＮ期間データＰ　ｃｏｎによ
りスイ・ンチング素子のＯＮ期間が決定きれる。・ 一方、パワー設定回路（１６）で設定されたパワー設定
データＰ　ｒｅｆと、Ａ／Ｄ変挽回路（１３）でＡＣ入
力電力に比例した入力電流値をＡ／Ｄ変換して成る入力
データＰＡＤとがＳａｍｐｌｅｆｇ号に応してＳ　ｔＪ
Ｂ回路（１７〉に伝えられ、このＳＵＢ回路（１７）は
このパワー設定データＰ　ｒｅｆから入力データＰＡＤ
を引いたデータ値Ｐｒｅｆ−ＰＡＤをＯＮ期間設定手段
＜１８）へ送る。このデータＰｒｅｆ　ＰＡＤを受けて
ＯＮ期間設定手段（１８）は最初設定していたＯＮ期間
データＰ　ｃａｎにＰｒｅｆ−ＰＡＤを加え〔新たなＯ
Ｎ期間データとする。これは、入力データＰＡＤがパワ
ー設定データＰ　ｒｅｆより小許いとき、ＯＮ期間デー
タを増加してスイッチング素子く６）のＯＮ期間長を長
くし、入力電力を増加させ、他方、入力データＰ　がパ
ワー設定データＰ　ｒｅｆより小さいとき、ＯＮ期間デ
ータＰ　ｃａｎを減じてスイッチング素子（６）のＯＮ
期間長を短くし、人力電力を減少させるように働く。こ
のような動作が入力データＰＡＤがパワー設定データＰ
　ｒｅｆに一致するまで繰り返される。このため、使用
される鍋の材質、形状、導電率によって変動する入力電
力も常に一定になるように自動調節きれる。

また、小物負荷、無負荷でインバータの加熱動作がされ
た場合は入力カレントトランス（１１）で検出される入
力電流値が低くなり、Ａ／Ｄ変換回路り１３）から出力
きれるデータＰＡＤも小さくなる。不適正負荷検知回路
（１５）はこのような入力データＰＡＤの値が所定値よ
り低いことを検知してフリップフロップ回路＜２２）に
禁止を掛ける。従って、フリップフロップ回路（２２）
からスイッチング素子（６）の駆動回路（８）へのＯＮ
、ＯＦＦ信号は禁止される。尚、このとき上記所定値は
パワー設定回路（１６）のパワー設定データＰｒｅｆの
値が大きく設定されたときは大きく、Ｐ　ｒｅｆの値が
／Ｊ＼さく設定きれたときは小さくされるようにパワー
設定摘（図示せず）に連動して変化きせるのが好ましい
。

さらに、アルミ等の非磁性材より成る調理具が加熱コイ
ル（４）に近接配置して加熱された場合、この加熱コイ
ル（４）の等価インダクタンスは磁性調理具を利用した
場合より低くなる。このためスイッチング素子（６）が
ＯＦＦしてからスイッチング素子（６）端子電圧Ｖ。Ｅ
が余波整流回路（１〉からの直流電圧Ｖ　ｃｏｎより高
い状態となる共振期間の期間長は短くなる。共振期間検
出回路（１９）はこの期間を検出し、過電流保護設定回
路（２０）が検出された共振期間長に応じ″ｃＯＮ期間
を制限憚る制限データＩｃｐの値を減少させる。これに
よりスイッチング素子（６）のＯＮ期間を長くするよう
に数値設定手段（１８）のＯＮ期間テデータｃｏｎが大
きな値にきれても、ＯＮ期間計数回路（２１）の計数は
上記過電流保護設定回路（２０）の制限データＩｃｐの
値に制限され、スイッチング素子（６）のＯＮ期間が短
くなって、スイッチング素子に大電流が流れると云う危
険はない。

続いて、各ブロックの詳細な説明をする。

第４図はＡ／Ｄ変換回路（１３）の一実施例回路図であ
って、（２３）は上記カレント）・ランス（１１）から
の交流電圧を全波！！流する全波整？ＡＣ回路、〈２４
）はこの整流回路（２３）からの信号を増巾する第１の
オペアンプ、（２５）はこの第１のオペアンプ出力によ
り充電されるピークホールド用コンデンサ、（２６）は
このピークホールド用コンデンサ（２５）に並列に接続
されたＦＥＴを示し、ダイオード（２７）、コンデンサ
（２８）より成る並列回路を介してそのゲート電極にＳ
ａｍｐｌｅ信号を受ける。尚、このＳａｍｐｌｅ信号と
しては、後述するようにＡＣ電圧を全波整流した脈流の
ピーク時のタイミングでケ、えられるものを利用する。

（２９〉は上記ピークホールド用コンデンサ（２５〉の
端子電圧を増巾する第２のオペアンプ、（３０）はこの
第２のオペアンプ（２９）出力ＶＣＴを■入力端子に受
ける第１のコンパレータ、＜３１）はこの第１のコンパ
レータ（３０）からドライブ端子（Ｄ）に信号を受ける
逐次比較用レジスタを示し、動作を開始させるための端
子（ＳＣ）、クロンク入力端子（ＣＬＯＣＫ）に信号が
入力されることにより、４　ｂｉｔの出力ＱＯ〜Ｑ５を
変化させて出力する。〈３２）はこのレジスタ〈３１）
出力をＤ／Ａ変換するＤ／Ａ９換部であって、その出力
は上記第１のコンパレータ（３０）のｅ入力端子へ入力
される。

（３３）は上記逐次比較用レジスタ（３１）の出力をラ
ンチするラッチ回路を示し、このＡ、　／　Ｄ変換回路
（１３〉でＡ／Ｄ変換が完了したときランチ動作が行な
われて逐次比較用レジスタ（３１）の出力ＱＯ−’Ｑ３
を上記入力データＰＡＤとして出力する。

第５図はタイミング信号生成回路の具体的回路図を示し
、（３４）はＡＣ電源電圧を全波整流する全波整流回路
、（３５）はこの全波を流口路〈３４〉からの余波整流
電圧を■入力端子に入力し、定電圧子Ｖｃを抵抗（３５
）（３６）で分圧した電圧ｖＡ　をＯ入力端子に入力す
る第３のコンパレータであって、その出力はインバータ
（３７）を介してＳａｍｐｌｅ信号となる。（３８）は
上記全波ＩＩ流流路路３４〉からの全波整流電圧を■入
力電力に入力し、定電圧子Ｖｃを抵抗（３９）（４０）
で分圧した重圧ｖ８　をｅ入力端子に入力する第３のコ
ンパレータを示し、その出力はＭＩＮＴＩ号となる。尚
、上記ｖＡはＡＣ電源電圧のピーク電圧より僅かに低く
、上記ＶＢは零電圧より僅かに高く設定しておく。こる
することにより、第６図の如（Ｓａｍｐｌｅ信号はＡｃ
ｔ源電圧電圧−ク時付近において発せられ、ＭＩＮＴＩ
号がＡＣ電源電圧零付近で発せられる。

このようなＡ／Ｄ変換回路（１３）及びタイミング信号
生成回路り１４）において、カレントトランス（１１）
で入力端子に応して検出きれる信号は第１のオペアンプ
（２４）を介してピークホールド用コンデンサ（２５）
の端子に伝えられる。ＡＣ電源電圧の全波整流電圧値が
低いときはす、／ゾル信号がないためＦＥＴ（２６）が
ＯＮ状態にあ″す、コンデンサ（２５）には充電はされ
ない。ＡＣ電源の全波整流電汗ピーク付近になると、タ
イミング生成回路（１４）からＦＥＴ（２６）のゲー１
−にＳａｍｐｌｅ信号が送らｔｌ、このＦＥＴ（２６）
がＯＦＦする。このときカレントトランス（１１）、全
波整ｄＬ回路（２３）を介して伝えられる入力電流も各
脈流のピークになっており、ピークホールド用コンデン
サ（２５）に入力端１ｌｌｔのピークに応した電荷が蓄
積される。こうして、コンデンサ（２５〉端子に現われ
た電圧は第２のオペアンプ＜２９）を通して■ｃＴとし
て第１のコンパレータ（３０）の■端子に加えられる。

この信号ＶＣＴにより第１のコンパレータ（３０〉は“
Ｈ”　レベル信号を出力する。

レジスタ（３１）は端子ＳＣにＳａｍｐｌｅ信号とスイ
ッチング素子〈６）のＯＮ１０　Ｆ　Ｆ信号によって生
成されるスタート信号が供給され、動作が開始される。

最初のＯＮ信号がｃ　１ｏｃｋ端子に供給されたときＤ
端子が“Ｈ゛レベルあるノーめ、レジスタ（３１）出力
Ｑｏ　ＱＩ　Ｑ２　Ｑｓは“１０００　”　となる。

このｔ　ｏ　ｏ　ｏ　”はＤ／Ａ変換部り３２）でＤ／
Ａ変換きれて、上記コンパレータ〈３０〉のＯ入力端子
に与えられる。この状態で例えはこのコンパ【・−タ（
３０）の■入力端子電圧の方がｅ入力端子電圧より高い
場合このコンパレーク（３０〉から上記レジスタ（３１
）のＤ端子へ供給される信号は“Ｈ”レベル状態を保つ
。このため、このレジスタ（３１）は次のＯＮ信号の立
ち上がりに同期して前回の出力″１０００゛′に“０１
００′′を加えた“１１００”を出力する。この信号は
きらにＤ／Ａ変換部り３２〉を介して上記コンパレーク
３０）のｅ入力端子に与えられる。このとき、例えばこ
のフンパレータ（３０）のｅ入力端子電圧の方が■入力
端子電圧より高くなるとその出力は“Ｌ”レベルになっ
て上記レジスタ（−３１）のＤ端子に与えられる。この
Ｄ端子に”　Ｌ　”レベル信号が与えられているため、
次のＯＮ信号の立ち上がりに同期してこのレジスタ（３
１）は前回の出力“１１００°゛から’００１０°゛を
引いた値“１０１０°゛を出力する。この逐次比較動作
はさらに続いて繰り返され、レジスタ（３１）かＯＮ信
号を５回受けた時点て終了する。この比較動作終了後、
レジスタ（３１）は上記動作で設定された出力Ｑ。−Ｑ
４例えは“１００１　”を保持した状態で端子ＥＯＣか
らラッチ回路〈３３）ヘイ８号を与える。ラッチ回路り
３３）はこの信号によりレノスフ（３１）からの出力Ｑ
。−Ｑ４をラップする。

尚、この実施例ではＡ／Ｄ変換回路（１３）として逐次
比較レジスタ（３１〉を用いて構成しているか本願のＡ
／Ｄ変換回路（１３）はこの方式に限定されるものでは
ない。不適正負荷検知回路（１５）及び８０８回路（１
７）へ伝える。このＡ／Ｄ変換のタイミング生成回路及
びラッチ回路（３３）のう／手動作のり（ｌミングを第
７図に示す。尚、ここでＤＵＴＹは例えばデユーティ制
御回路（図示せず）からの制御によりインバータ発振、
停止を指令するタイミング、ｄｕｔｙは実際にインバー
タの発振動作が行なわれるタイミングである。

第８図はＯＮ期間設定手段をさらに詳しく説明するため
のブロック図であって、（４１）は上記８０８回路（１
７）からパワー設定テークＰ　ｒｅｆより入力データＰ
ＡＤを引いた値Ｐｒｅｆ−ＰＡＤを受ける禁止回路をか
し、インバータ発振初期時にこのデータＰｒｅｆ−ｒ’
、、Ｄの禁止回路（４］）からテークを受けｌＴｙる加
算回路、（４３）はこの加算回路（４２）の出力をラッ
チするう／グ゛回路を示し、そのラングターｒミングｌ
；ｌ：　ｌ記ＭＩＮＴ信畳の立ち上かりに同期して行な
われ、その出力はＯＮ期間計数回路（２１）−＼りえら
れる。（４４）は低レベルのデータ５ｏｆｔ例え（づ”
００１１’ゝが記憶されたソフトスタート設定回路、（
４５）は上記ラッチ回路（４３）出力Ｐｃｏｎ及びソフ
トスター）・設定回！＜４４＞出力５ｏｆｔを受けとり
りのデータを出力するかを選択する選択回路Ｔ！　ｌ　
−。

て、インバータ発振、開始時に５ｏｆｊが選択される。

（４６）はこのデータセレクタク４５）の出力をラップ
ずるラッチ回路を示し、ラッグされた信号は上記加算回
路（４２）のもう一方の入力端子に入力される。

このようなＯＮ期間設定手段において、インバータ発振
初期時において、禁止回路（４１）は禁止状態にあり、
この禁止回路（４１）から加算回路（４２）へ伝えられ
るデータは見かけ上“００００°゛である。また選択回
路（４５）はソフトスタート設定手段（４４）のデータ
５ｏｆｔを出力する状態にある。こうし。

た状態にあってはデータ５ｏｆｔが選択回路（４５）、
ラッチ回路（４６）、加算回路（４２）を介してラッチ
回路（４３）に与えられる。ラッチ回路（４３）は〕の
５ｏｆｔを略ＭＩＮＴ信号のタイミングで出力する。イ
ンバータ発振開始後、次のＭＩＮＴ信号に同期して禁止
回路（４１）は禁止状態を解除し、選択回路（４５）も
ラッチ回路〈４３）の出力を選択するようになる。

このため、ラッチ回路（４３）からの出力Ｐ　ｃｏｎが
選択回路（４５）、ラッチ回Ｎ（４６）を介して加算回
路（４２）に与えられる。この加算回路（４２）で減算
回路（１７）から禁止回路（４１）を介して伝えられる
データＰｒｅｆ−ＰＡＤがＰｃｏｎに加えられ、ラッチ
回路（４３）へ送られる。このＰｃｏｎ＋（Ｐｒｅｆ　
−ＰＡＤ）がラッチ回路（４３）においてＭＩＮＴ信号
のタイミングで新たなＯＮ期間データとしてラッチされ
る。即ち、Ｐ　ｒｅｆとＰ　の差に応じてＯＮ期間デー
タＰｃｏｎを逐次補正する。このようなデータの変化を
漸化式で表わすと以下のようになる。

ＰｃｏｎＫ、−Ｐｃｏｎｇ−１＋　（Ｐｒｅｆ　−ＰＡ
ＤＫ　）（ｋ＝　１．２．３−　、　Ｐｃｏｎ　ｏ＝ｓ
ｏｆｔ）また、このときのタイミングを示すタイミング
ザヤートとデータの遷移を示す表を第９図に示す。尚、
ここで１ｍ（ｍ−１，２，３・・・）はラッチ回路（４
６）入力がその出力に現われるタイミング、ｒｔｍ（ｍ
＝　１．２．３−・）はラッチ回路（４３）入力がその
出力に現われるタイミングである。

第１０図はＯＮ期間計数回路の具体的構成を丞ずブロッ
ク図である。同図において、（４７）は上記共振期間検
知回路（１９）から共振期間検出信号が消滅したとき即
ち、スイッチング素子（７）のオンタイミングに応じて
発振動作を開始するクロック用発振器を示し、スイッチ
ング素子く７〉のオフタイミングに応してこの動作は停
止きれる。（４８）はこのクロック用発振器（４７）か
らのクロック信号によりカウントアツプするＯＮ期間カ
ウンタであって、−Ｆ記共振期間検知回路（１９）から
の検出信号が消滅したときクリアが掛けられる。（４９
）はこのＯＮ期間カウンタ（４８）のカウント出力と上
記ＯＮ期間設定手段〈１８）のラッチ回路（４３）出力
であるＯＮ期間データＰ　ｃａｎを比較する第１の比較
器を示し、両出力の一致が採れたとき一致信号を発する
。（５０）は上記ＯＮ期間カウンタ（４８）のカウント
出力と上記過電流保護設定回路（２０）出力である制限
データＩｃｐを比較する第２の比較器であって、両出力
が一致したとき一致信号を出力する。（５１）は上記第
１、第２の比較回路（４９＞（５０）から一致信号を受
１ＪるＯＲゲートを示し、少なくとも一方の比較回路（
４９）又は（５０）から一致信号があったとき、上記第
３図のフリップフロップ回路（２２）にリセ・／ト信号
を与えるとともにＯＮクロック用発振器（４７）に停止
信号を送る。

従って、このＯＮ期間計数回路（２１）において、共振
期間検知回路（１９）からの検出信−号が無くなると、
ＯＮクロック用発振器〈４７）は発振を開始し、クロッ
ク信号を発する。尚、このとき上記スイ・／ラッグ素子
（６）もＯＮされる。これと同時にＯＮ期間カウンタ（
４８）は初期状態にクリアされ、Ｅ記ＯＮクロック用発
振器（４７）がらのクロック信号によりカウントアツプ
される。このカウンタ（４８）出力はカウントアツプに
応して運次第１及び第２の比較回路（４９＞（５０）に
送られる。第１の比較回路（４９）は上記カウンタ（４
８）出力が送られてくる度にこのカウンタ（４８）出力
とＯＮ期間設定手段（１８）がらの出力Ｐ　ｃｏｎとを
比較する。第２の比較器（５ｏ）は上記カウンタ（４８
）出力が送られてくる度にこのカウンタ（４８）出力と
過電流保護設定回路（２ｏ）からの出力１ｃｐとを比較
する。通常状態ではＯＮ期間データＰ　ｃｏｎの方が制
限データＩｃｐより小さいため、ＯＮ期間カウンタ（４
８）の内容がＰ　ｃｏｎと一致するようになると第１の
比較器（４９〉からＯＲゲート（５１〉を介して上記第
３図のフリ・ンブフロップ回路（２２）のりセント端子
（Ｒ）及びＯＮクロック用発振器（４７）に一致信号が
送られる。これによって上記フリップフロップ回路（２
２）がリセットされ、スイッチング素子（６）がＯ’Ｆ
Ｆしてインバータ回路内の加熱コイル（４〉、共振コン
デンサ（５）による共振期間が開始諮れる。また上記一
致信号によりＯＮクロック用発振器（４７）の発振動作
が停止する。共振期間が終了して共振期間検知回路（１
９）からの検出信号が無くなると−［上述したＯＮ期間
ＳＩ数動作が再び繰り返きれる。

また、調理具としてアルミ等の非磁性高導電率材料から
成る鍋が使用きれた場合、制限データＩｃｐの方がＯＮ
期間データＰ　ｃｏｎより小さくなる。

このような場合にはＯＮ期間カウンタ〈４８）のカウン
トアツプ過程でこのカウンタ（４８）の出力と制限デー
タＴｃｐの値が一致したとき第２の比較器（５０）から
一致信号が出力される。この一致信号は上記ＯＲゲート
（５１）を介して上記フリップフロップ回路（２２〉の
リセット端子（Ｒ）に伝えられ、このフリップフロップ
回路（２２）をリセットする。即ち、制限データＴｃｐ
でＯＮ期間が制限される。

第１１図は上記共振期間検知回路及び過電流保護設定回
路のブロック回路図であって、上記第３図と同一部分に
は同一図番が付しである。同図において、（５２）は共
振電圧検知回路（１９）の主構成要素となる第４のフン
パレータを示し、■入の端子には上記全波整流回路（１
）、チョークフィル（２）を介して伝えられる電ｆＡＩ
Ｅ　ＩＥ　Ｖ　ｃｏｎが分割抵抗（５３）り５４）で分
圧されて入力きれるとともに、ｅ入力端子には上記スイ
ッチング素子（６〉端子電圧ＶＣＥが分割抵抗（５５Ｈ
５６）で分圧されて人力される。（５７）は上記第４の
フンパレータ（５２）により共振期間検出信号を受けて
発振を開始する共振クロック用発振器、り５８）はこの
共振クロック用発振器（５７）かりのクロック信号によ
りカウントアンプする共振期間カウンタ、（５９）はこ
のカウンタ（５８）でカウントアツプきれたカウント内
容をランチするラッチ回路、（６０）は上記第４のコ〉
バレータフ５２）出力を受けるコントローラを示し、−
］二二基共振期間ウンタ（５８）へのクリア信号や上記
ラッチ回路（５９）へ送るラッチタイミング信号を生成
する。

このような共振期間検知回路（１９）及び過電ｌＡｆ保
護設定回路（２０）においてスイ、／チング素子（６）
がＯＮしている間はスイッチング素子（６）端子電圧Ｖ
ＣＥは略零となるため、上記第４のコンパレータ（５２
）の■入力端子はθ入力端子電圧より高く、この第４の
コンパレーク（５２）からは“Ｈ′”レベルの信号が出
力される。この“Ｈ゛″″レベル信号１っている間は共
振クロνり用発振器（５７）及びコントローラ（６０）
は動作しない。上述したようにフリップフロップ回路＜
２２）にリセットが掛けられてスイッチング素子〈６）
がＯＦＦすると、加熱コイル〈４〉、共振コンデンサく
５〉による共振が開始されて上記スイッチング素子（６
）端子電圧Ｖ。。が上昇し、上述した第２図Ｃのような
共振波形を描く。

この共振期間の期間長は調理具の材質によって異なり、
例えばアルミ等の非磁性高４％を性材料から成る調理具
を使用した場合には短く、鉄系の強磁性で比較的高抵抗
の金属の場合は長くなる。この共振期間開始により上記
スイッチング素子（６〉端子電圧Ｖ。。が全波整流電源
電圧Ｖ　ｃｏｎより高くなったとき、第５のコンパレー
タ（５２）は“Ｌ”ルベルの共振期間検出信号を出力す
る。コントローラ（６０〉はこの検出信号を受けて共振
期間カウンタ（５８）の内容をクリアするとともに、共
振クロック用発振器（５７）はこの検出信号を受けて、
クリアされた上記共振期間カウンタ（５８〉にクロック
信号を与える。共振期間カウンタ（５８）はこのクロッ
ク信号に応じてカウントアツプされる。共振期間終了時
になってスイッチング素子（６）端子電圧Ｖ。。が電源
電圧Ｖ　ｃｏｎより低くなると再び第５のコンパレータ
（５２）から″Ｈ゛レベル信号が発せられる。

これに応じてト記フリップフロップ回路（２２）がセッ
トきれ、スイッチング素子（６）がＯＮされる。同時に
共振用クロック発振器（５７〉は発振を停止し、共振期
間カウンタ（５８）のカウントアツプは停止きれ、共振
期間に応したデータがこのカウンタ（５８）内に保持さ
れる。さらに、これと同時にコントローラ（６０）はラ
ッチ回路（５９）へランチ信号を送る。これにより上記
共振期間カウンタ（５８）に保持されたデータがＯＮ期
間長を制限する制限デ−タＪｃｐとしてラッチ回路（５
９）を介してＯＮ期間Ｚ４数回路（２１）へ出力される
。尚、上記共振電圧ＶＣＥと全波整流’ｌｉｔ源電圧と
検出信号との関係を第１２図に示す。

第１３図は本発明誘導加熱装置の制御回路の異なる実施
例を示すブロック図であって、上述した図面と同一部分
には同一図番が付しである。この実施例においては、Ａ
Ｃ入力％を流がピークホールド回路（６１）でピークホ
ールドされ、Ａ／Ｄ変換部＜６２）を介して入力データ
Ｐ　に変換きれた後。

ラッチ回路（６３）に伝えられる。一方、パワー設定回
路（１６）はアナログ回路で構成さねており、この回路
（１６）からの出力は、上記ピークボールド電圧のＡ／
Ｄ変換タイミングと異なるタイミングで、上記Ａ／Ｄ変
換部（６２）でパワー設定データＰ　ｒｅｆに変換され
てラッチ回路（６４）に伝えられる。即ち、ここではＡ
／Ｄ変換部（６２）を時分割して使用している。尚、こ
の時分割動作はＳａｍｐｌｅ侶号のタイミングでピーク
ホールド回路（６１）をＡ／Ｄ変換部（６２）に接続し
、上記ＭＩＮＴ信号のタイミングでパワー設定回路（１
６）をＡ／Ｄ変換部（６２）に接続するように行う。

また、この実施例においてはＯＮ期間設定手段（１８）
は上記ラッチ回路（６３）（６４）から夫々入カブータ
ＰＡＤ及びパワー設定データＰ　ｒｅｆを受け第１の演
算回路（６５）でＯＮ期間データＰ　ｃａｎを生成する
とともに、第２の演算回路（６６）で上記Ｐ　ｒｅｆを
ある一定の割合で小キ＜シたソフトデータ５ｏｆｔを生
成する。これ等のデータＰ　ｃｏｎ及び５ｏｆｔの出力
選択はデータセレクタ（６７）で行なわれる。即ち、イ
ンバー〃の発振開始時は、データセレクタ（６７）は５
ｏｆｔを出力し、発振から一定時間経過後Ｐ　ｃｏｎを
出力する。

第１４図は本発明誘導加熱装置の制御回路のさらに異な
る実施例を示すブロック図を示し、上述の図面と同一部
分には同一図番が付しておる。この実施例においてはイ
ン・＼−タ発振開始の最初の入力データＰＡＤＩ　と２
回目のλカデータＰＡＤ２の差ＰＡＤ２−　ＰＡＤＩ　
を検出して−このＰ　ＡＤ２−ＰＡＤＩが所定値より小
さいとき、上記ノリップフロンプ回路（２２）に禁止を
掛ける立ち上がり検知回路（６８）が設けられている。

また過電流保護設定回路（２０）には共振期間を計数す
る共振期間計数回路（６９）と、この共振期間計数回路
（６９）の計数内容が成る設定値より低くなったとき、
信号出力をする大７ノ１比較器（７０〉と、この共振期
間計数回路（６９〉の内容を受け通常はそのカウンタ（
６９）の計数回路内容をスイッチング素子く６）のＯＮ
期間を制限する制限データＩｃｐとして出力し、上記大
小比較器（７０）から信号が与えられたときのみ上記計
数回路（６９）のカウント内容を減じる方向に補正する
演算回路（７１）とが設けられている。即ち、この演算
回路（７１）は共振期間が短い場合は上記計数回路（６
９）出力内容をきらに減して制限データＩｃｐとして出
力する。尚、上記演算回路（７１）としてはシフトレジ
スタを用い、大小比較器（７０）から信号が与えられた
ときその内容を例えば“０１０１　”を００１０″にす
るように１回シフトする構成にすれば、このような補正
は容易に為される。

へ）発明の効果 以上述へた如く本発明誘導加熱装置は制御回路がデジタ
ル回路で構成きれているので温度変化、計時変化により
、設定されたＯＮ期間が変化することなく、スイッチン
グ素子のＯＮ１０　Ｆ　Ｆ制御が正確に行えるとともに
その制御回路のモ、ノリシックＩＣ化が可能となって装
置全体の小型化、薄型化が図れる。また、入力電流に応
じた入力データとパワー設定回路で設定されたパワー設
定う−−タとを比較１．て上記ＯＮ期間データが逐次補
正されるので加熱に適正な調理具であれは、材質、形状
の差異によらず、常にパワー設定値に応した加熱入力が
得られ、パワー設定が正確に行える。

【図面の簡単な説明】

第１図は本発明に用いられるインバータ回路の回路図、
第２図ＡはＯＮ、ＯＦＦ信号を示す波形図、同図Ｂはス
イッチング素子に流れる電７Ａ［を示す波形図、同図Ｃ
はスイッチング素子端子電圧を示す波形図、第３図は本
発明誘導加熱調理器の制御回路のブロック図、第４図は
Ａ／Ｄ変換回路の回路図、第５国はタイミング生成回路
の回路図、第６図はタイミング回路の各点における波形
図、第７図はＡ／Ｄ変換のタイミングを示すタイミング
チャート、第８図はＯＮ期間設定回路のプロ・／り図、
第９図Ａは禁止回路の動作タイミングを示すタイミング
チャート、同図ＢはＯＮ期間データの生成状態を示す流
れ図、第１０図はＯＮ期間計数回路のブロック図、第１
１図は共振期間検知回路、及び過１Ｌ流保護設定回路の
ブロック回路図、第１２図はスイッチング素子端子電圧
、直流型ｉｔ圧と共振電圧検知回路の検出信号の関係を
示す因、第１３図は本発明の制御回路の他実施例を示す
１１３７９図、第１４図は本発明の制御回路のさらに他
の実施例を示すブロック図である。 （１）　・全波整流回路、（２）・・チョークコイル、
（３）・・・フィルタコンデンサ、（４）　誘導加熱コ
イル、（５）・・共振コンデンサ、（６）・・スイッチ
ング素子、（７）・・・ダンパーダイオード、（８）　
・駆動回路、（１１）　カレントトランス、（１２）　
調理具、（１３）・Ａ／Ｄ変換回路、（１４）・・・タ
イミング生成回路、（１５）・・・不適正負荷検知回路
、（］６）・・パワー設定回路、（１７）＝ＳＵ　Ｂ　
回路、（１８）＝−ＯＮ期間設定手段、（１９）・・共
振期間検知回路、（２ｏ〉過電流保護設定回路、（２１
〉・・ＯＮ期間計数回路、（２２）・・・フリップフロ
ップ回路、（２５）・・−ピークホールド用コンデンサ
、（２６）−Ｆ　Ｅ　Ｔ、（３ｏ〉＜３５＞（３１１１
＞（５２）・・フンパレータ、（３１）・・逐次比較用
レジスタ、（３２〉　・・Ｄ／Ａ変換部、（３３）（４
３）（４６）（５９）・・・ラッチ回路、（４１）・・
・禁止回路、（４２）・・・加算回路、（４４）・・ソ
フトスタート設定回路、（４５）・・選択回路、（４７
）・・ＯＮクロ／り用発振器、＜４８）・・ＯＮ期間カ
ウンタ、（４９）（５０）・　比較器、（５７〉　共振
クロック用発振器、（５８）・　共振Ｍ間カウンタ、　
（６０）・・・コントローラ、（６２）Ａ／Ｄ変換部、
（６５）（６６）（７１）・・演算回路、り６８）立ち
上がり検知回路、（６９）・　共振期間１数回路、（７
０）・・・大小比較器。 第８図 手　続　補　正　書（方式） 昭和５９年す月２　日 特許庁長官殿 昭和５９年特許願第　２４６９２号 ２、発明の名称 誘導加熱装置 ６、補正をする者 事件との関係　特許出願人 名称　（１８８）三洋電機株式会社 ４、代　理　人 住所　守口型京阪本通２下目１８番地 連絡先：電話（東京）　８３５−１１１１特許センター
駐在中川５、補正命令の日付（発送日） 昭和５９年５月２９日 ６、補正の対象 １〉明細車中発明の詳細な説明の欄。 ２）図面。 ７、補正の内容 １）明細車中第３０頁第３行目を下記の通り補正する。 記 「ことなく、従来の如＜ＲＣ時定数回路の各素子のバラ
ツキもないので、スイッチング素子のバラツキもないの
で、スイッチング素子の０Ｎ１０ＦＦ制御」 ２）明細書中箱３０頁第７行目を下記の通り補正する。 記 １薄型化、低消費電力化、コストダウン及びマイフンと
のインターフェイスが図れる。また、入力電流に応じた
入カデ」 ３〉明細書中鎖３０頁第１２行目に１・・・パワー設定
が正確に行える。」とあるのを１・・・パワー設定が正
確に行えるとともに、入力電力が安定するまでの不所望
な発振時間が短くなる。、と補正する。 ４）図面中、第９図を別紙のとうり補正する。

Claims (1)

【特許請求の範囲】
1. １）交流を源電圧を余波！流して成る直流電源と、この
   直流電源に結合された誘導加熱コイルと、この誘導加熱
   フィルとともに共振回路を為す共振コンデンサと、上記
   共振回路に結ばれ、この共振回路に共振電流を生成する
   ためのスイッチング素子と、このスイッチング素子に逆
   並列に接続されたダイオードと、から成り、上記スイッ
   チング素子をＯＮ、ＯＦＦ制御することにより上記共振
   回路に振動電流を生ぜしめる誘導加熱装置において、上
   記交流入力電流を検出する入力電流検出手段と、この入
   力電流検出手段によって検出された電流値をデジタルな
   データＰＡＤに変換するＡ／Ｄ変換回路と、人力パワー
   に応じたパワー設定データＰ　ｒｅｆをデジタル値で設
   定するパワー設定回路と、上記スイッチング素子をＯＮ
   すべき時間に応答したＯＮ期間データＰ　ｃｏｎを保持
   するとともに、上記Ａ／Ｄ変換回路からの入力デー〃Ｐ
   ＡＤ及び上記パワー設定回路からのパワー設定データＰ
   　ｒｅｆを受けこのデータＰＡＤ及びＰｒｅｆにより上
   記ＯＮ期間データを補正して新たなＯＮ期間データを設
   定する手段と、上記スイッチング素子のＯＮにより計数
   を開始し、この計数内容が上記手段のＯＮ期間データ値
   に達したときスイッチング素子へＯＦＦ信号を与える計
   数回路と、から成る誘導加熱装置。