JPS60167295A - 誘導加熱装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ〉　産業上の利用分野 本発明はデンタル制御回路を用いた誘導力ロ熱装置に関
する。

口）従来技術 誘導加熱装置は直流電源に結はれた加熱コイル、この加
熱コイルと共振回路を為す共振コンデンサ及びスイッチ
ング素子から成り、上記スイッチング素子をＯＮ、ＯＦ
Ｆ制御することにより上記加熱コイルに共振電流を発生
させて、この加熱コイルで交番磁界を生成して、この加
熱コイルに近接配置された鉄又は、１８−８ステンレス
系金属より成る被加熱物を誘導加熱するものである。こ
のような誘導加熱装置にあっては、例えは特願昭５６−
１１５７１３に示された家庭用誘導加熱装置のようにス
イッチング素子がＯＮＬ、てからＯＦＦするまでのタイ
ミングはＲＣの時定数回路を用いて行っていた。

然し乍ら、ＲＣの時定数回路では時定数の経時変化、温
度変化が大きく、スイッチング素子ＯＮ期間を正確に保
つことが出来ず、出力が設定値がらずれると云う不都合
があった。また、ＲＣ時定数回路を用いた回路はモノリ
シ７りＩＣ化する事が難しく、制御回路の／Ｊ％型化ひ
いては、装置全体の薄型化を阻害するものであった。

ハ）発明の目的 本発明はこのような点に鑑みて為されたものであって誘
導加熱装置のス・ｒツチング素子をＯＮ。

ＯＦＦ制御する制御回路をデジタル化してスイ・／チン
グ素子のＯＮ期間を正確に保つとともにインバータの制
御回路をモノリシックＩＣ化を可能として装置の小型化
、薄型化を図ることを目的とする。

二）発明の構成 本発明はスイッチング素子のオンタイミングを検出する
オンタイミング検出手段からの信号によりカウントを開
始するカウンタ手段と、所望のスイッチング素子ＯＮ時
間に対応したＯＮ期間データが設定されるＯＮ期間設定
手段と、がら成り、上記ＯＮタイミング検出手段でＯＮ
タイミングが検出きれると、スイッチング素子がＯＮさ
れるとともに、上記カウンタ手段のカウント動作が開始
され、このカウンタ手段の内容が上記ＯＮ期間設定手段
の内容と一致したとき、上記スイ・／チング素子がＯＦ
Ｆすれる構成を採る。

（ホ）実施例 第１図は本発明誘導加熱装置に用いられるインバー４回
路の回路図であって、（１）はＡＣ電源電圧を全波整ｄ
ｌＬする全波整流回路、（２）はこの全波整流回路（１
）の出刃端子に結はれたチョークコイル、（３）はこの
チョークコイル（２）とともにフィルタ回路を構成する
フィルタコンデンサ、（４）はこのフィルタコンデンサ
（３〉の一端に結はれた誘導加熱コイル、（５）はこの
誘導加熱コイル（４）とともに共振回路を構成する共振
コンデンサ、（６〉はこの共振コンデンサ（５）に並列
に接続されたトランジスタ等のスイッチング素子、（７
）はこのスイッチング素子に逆並列に接続されたダンパ
ーダイオードである。（８）は後述する制御回路よりＯ
Ｎ、ＯＦＦ信号を受けて、上記スイッチング素子（６）
をＯＮ、ＯＦＦせしめる駆動回路を示し、この駆動回路
（８）の入力段には抵抗（９）及びコンデンサ（１０）
で構成された微分回路が設けられていて、スイッチング
の立ち上がり、立ち下がりが急、速に行なわれるように
なっている。（１１）は上記Ａｃｔ源ラインに設けられ
たカレントトランスであって、このインバータ回路へ入
力される交流電流を検出する。

このようなインバータにおいては、駆動回路（８）を介
してスイッチング素子（６）に第２図ＡのようなＯＮ、
ＯＦＦ信号が加えられると、このスイッチング素子（６
〉には同図Ｂに示す電ｒａｆｔ　Ｉ　ｃか流れ、このス
・イツチング素子（６）端子間電圧ＶＣＥは同図Ｃの如
く、変動する。このとき、加熱コイル（４）には共振電
流がＹｆｌこれ、高周波交番磁界が発生して加熱コイル
（４）近傍の鉄又は、１８−８ステンレス系金属より成
る鍋等の調理具り１２）に供給され、この調理具＜１２
）が誘導加熱きれる。尚、ここでＶ　ｃｏｎは全波整流
回路（１〉からチョークコイル（２）を介して伝えられ
る全波整流電圧である。

第３図はこのような誘導加熱装置の制御回路を示すブロ
ック図であって、（１３）は上記カレントトランス（１
２）で検出きれた入力電流値をテンタルな入力データＰ
ＡＤに変換するＡ／Ｄ変換回路、（１４）はこのＡ／Ｄ
変換回路（１３）がＡ／Ｄ変換をするタイミングを与え
るＳａｍｐｌｅ信号及び交７ｆｉＥ電源電圧を余波整流
した脈流の低電位部に同期したＭＩＮＴ信号を生成する
タイミング生成回路を示し、ＡＣ電圧を全波整流した整
流電圧の所定のタイミンクで各々Ｓａｍｐｌｅ信号及び
ＭＩＮＴ信号を出力する。

（１５）は上記Ａ／Ｄ変換回路（１３）からの入力デー
タ（ＰＡＤ）を受けて、上記加熱コイル（４）に近接し
てナイフ、フォーク等の小物が配置きれている状態や何
も配置されていない無負荷状態を検知する不適正負荷検
知回路であって、上記入力データＰＡＤが所定値以下の
とき禁止信号を発する。（１６〉はデジタル値でこの調
理器から出力すべきパワーに応じたパワー設定データＰ
　ｒｅｆが設定きれるパワー設定回路、（１７）はこの
パワー設定回路り１６〉から設定データＰｒｅｆを受け
るとともに上記Ａ／Ｄ変換回路（１３）から入力テーク
ＰＡＤを受ける３０８回路を示し、設定データＰ　ｒｅ
ｆから入力テークＰＡＤを差し引いた値Ｐｒｅｆ−ＰＡ
Ｄが出力される。（１８〉は上記スイッチング素子（６
）をＯＮさせる時間に応したＯＮ期間テデータ　ｃｏｎ
が設定されるＯＮ期間設定手段であって、上記３０８回
路（１７）から設定データＰ　ｒｅｆから入力データＰ
ＡＤを差し引いた差データＰｒｅｆ　ＰＡＤを受けて上
記ＯＮ期間テデータ　ｃｏｎが調節される。（１９）は
上記全波整１Ｊｔ１回路（１）からの直流電圧Ｖ　ｃｏ
ｎとスイッチング素子（６）の端子電圧ＶＣＥを比較し
てＶＣＥ　＞　Ｖ　ＣＯｎである共振期間中に“Ｌ”レ
ベルの検出信号を出力する共振期間検出回路であって、
ＶＣＥ　＜　Ｖ　ｃｏｎとなったときの検出信号の消滅
によりスイ・／チング素子（６）をＯ１’ｌぜるタイミ
ングを知らせるオンタイミング検出手段も兼ねている。

（２０）はこの共振期間検出回路（１９）からの検出信
号により共振期間長を計り、この共振期間長に応じてス
イッチング素子（６）のＯＮ時間を制限するための制限
データＩｃｐを設定する過電流保護設定回路であって、
スイッチング素子（６）へ大電流が流れるのを防止する
。（２１）は上記共振期間検出回路（１９）からの検出
信号を受け、この検出信号の終了時から計数動作を開始
し、この計数値が上記ＯＮ期間設定手段（１８）のＯＮ
期間データＰ　ｃｏｎ又は上記過電流保護設定回路（２
０）での制限データＩｃｐと同しになると一致信号を出
力するＯＮ期間計数回路、〈２２〉は上記共振期間検出
回路（１９）からの検出信号終了時、即ち、ＶＣＥ　＜
　Ｖ　ｃａｎとなったときにセットされるとともに、上
記ＯＮ期間計数回路〈２０）からの一致信号によりリセ
ットきれるフリップフロップ回路を示しこのセット、リ
セットによって“Ｈ”、“Ｌ゛に変化するスイッチング
素子（６）のＯＮ、ＯＦＦを制御する制御信号を上記駆
動回路（８）へ送る。また、このブリッププロップ回路
（２２〉は上記不適正負荷検知回路（１５）からの不適
正負荷検知回路によりこの動作は禁止される構成になっ
ている。

このような制御回路において、調理器動作中は共振期間
検知回路（１９）からの″Ｌ”レベルの検出信号が消滅
しその出力が“Ｈ“レベルになったときフリップフロッ
プ回路（２２）がセットされ、このフリップフロップ回
路（２２）からスイッチング素子（６）の駆動回路（８
）へＯＮ信号を送る。これと同時に上記検出信号の消滅
によりＯＮ期間計数回路り２１）が計数動作をし、通常
、ＯＮ期間設定手段（１８）内のデータＰ　ｃｏｎとこ
の計数値か一致したとき、上記フリップフロップ回路（
２２）へリセ・７ト信号が送られる。これによって、フ
リップフロップ回路（２２）はリセットし上記駆動回路
（８）へはスイッチング素子（６）のＯＦＦ信号が送ら
れる。即ち、通常動作時は上記ＯＮ期間設定手段（１８
）か４゜出力きれるＯＮ期間テデータ　ｃｏｎによりス
イ・７チング素子のＯＮ期間が決定跡れる。

一方、パワー設定回路（１６）で設定された／くワー設
定データＰ　ｒｅｆと、Ａ／Ｄ変換回路（１３）でＡＣ
入力電力に比例した入力電流値をＡ／Ｄ変換して成る入
力データＰＡＤとがＳａｍｐｌｅ信号に応して３０８回
路（１７）に伝えられ、この３０８回路（１７）はこの
パワー設定デークＰ　ｒｅｆから入力テークＰＡ□、を
引いたデータ値Ｐ　ｒｅｆ　−Ｐ　／、ＤをＯＮ期間設
定手段（１８）へ送る。このデータＰｒｅｆ−Ｐ／ＬＤ
を受けてＯＮ期間設定手段り１８）は最初設定していた
ＯＮ期間テデータ　ｃｏｎにｐｒｅｆ−ＰＡＤを加えて
新たなＯＮ期間データとする。これは、入力テークＰ／
ｌＤが／くワー設定データＰ　ｒｅｆより小さいとき、
ＯＮ期間テデータ増加してスイッチング素子（６）のＯ
Ｎ期間長を長くし、入力電力を増加許せ、他方、人力デ
ータＰＡＤがパワー設定データＰ　ｒｅｆより小さし）
とき、ＯＮ期間テデータＣＯｎを減してスイ・ンテンク
素子（６）のＯＮ期間長を短くし、入力電力を減少させ
るように働く。このような動作が入力テークＰ／ｌＤが
パワー設定データＰ　ｒｅｆに一致するまで繰り返され
る。このため、使用される錦の材質、形状、導電率によ
って変動する入力電力も常に一定になるように自動調節
される。

また、小物負荷、無負荷でインノ＜−夕の加熱動作がき
れた場合はλカレントトランス（１１）で検出される入
力電流値が低くなり、Ａ／Ｄ変換回路（１３）から出力
きれるデータＰＡＤも小きくなる。不適正負荷検知回路
（１５）はこのような入力テークＰＡＤの値が所定値よ
り低いことを検知してフリッププロップ回路（２２）に
禁止を掛１づる。従って、フリップフロ・／ブ回路り２
２）からスイッチング素子（６）の駆動回路（８）への
ＯＮ、ＯＦＦ信号は禁止される。尚、このとき上記所定
値はパワー設定回路（１６）のパワー設定テークＰ　ｒ
ｅｆの値が大きく設定きれたときは大きく、Ｐ　ｒｅｆ
（７：値か小さく設定されたときは小きくされるように
パワー設定摘（図示せず）に連動して変化させるのか好
ましい。

さらに、アルミ等の非磁性材より成る調理具が加熱コイ
ル（４）に近接配置して加熱された場合、この加熱コイ
ル（４）の等価インダクタンスは磁性調理具を利用した
場合より低くなる。このためスイッチング素子（６）が
ＯＦＦしてからスイッチング素子（６）端子電圧ＶＣＥ
が全波整流回路（１）からの直流電圧Ｖ　ｃｏｎより高
い状態となる共振期間の期間長は短くなる。共振期間検
出回路（１９）はこの期間を検出し、過電流保護設定回
路（２０）が検出きれた共振間間長に応してＯＮ期間を
制限する制限データＩｃｐの値を減少させる。これによ
りスイッチング素子（６）のＯＮ期間を長くするように
数値設定手段（１８）のＯＮ期間テテーク　ｃｏｎが大
きな値にきれても、ＯＮ期間計数回路（２１）の計数は
上記過電流保護設定回路（２０）の制限テークＩｃｐの
値に制限され、スイッチング素子（６）のＯＮ期間が短
くなって、スイッチング素子に大電流が流れ、ると云う
危険はない。

続いて、各プロ・／りの詳細な説明をする。

第４図はＡ／Ｄｖ換回路（１３）の−実施例回路刃であ
って、（２３）は上記カレントトランス（１１）からの
交流電圧を全波整流する全波整流回路、（２４）はこの
整流回路（２３）からの信号を増１］する第１のオペア
ンプ、（２５）はこの第１のオペアンプ出力により充電
されるピークホールド用コンデンサ、（２６＞はこのピ
ークホールド用コンデンサ（２５）に並列に接続された
ＦＥＴを示し、ダイオード（２７）、コンデンサ（２８
〉より成る並列回路を介してそのゲート電極にＳａｍｐ
ｌｅ信号を受ける。尚、このＳａｍｐｌｅ信号としては
、後述するようにＡＣ電圧を余波整流した脈流のピーク
時のタイミングで与えられるものを利用する。〈２９）
は上記ピークホールトド用コンデンザ（２５）の端子電
圧を増１］するｖＪ２のオペアンプ、り３０）はこの第
２のオペアンプク２９）出力ＶＣＴを■入力端子に受（
−）る第１のコンノくレーク、（３１）ｌよこの第１の
コンパレータ（３０）からドライブ端子（Ｄ＞に信号を
受ける逐次比較用レジスタを示し、動作を開始させるた
めの端子（ＳＣ）、クロ／り入力端子（ＣＬＯＣＫ）に
信号が入力きれることにより、４　ｂｉｔの出力Ｑ　−
Ｑ　を変化させて出力する。（３２）はこのレジスタ（
３１）出力をＤ／Ａ変換するＤ／Ａ変換部であって、そ
の出力は上記第１のコンパレータ（３０ンのｅ入力端子
へ入力される。

（３３〉は上記逐次比較用レノスタフ３１）の出力をラ
ッチするランチ回路を示し、このＡ／Ｄ変換回路（１３
〉でＡ／Ｄ変換が完了したときう・ソチ動作が行なわれ
て逐次比較用レジスタ（３１〉の出力ＱＯ〜Ｑ５を上記
入力データＰＡＤとして出力する。

第５図はタイミング信号生成回路の具体的回路図を示し
、（３４）はＡＣ電源電圧を全波整流する全波整流回路
、（３５〉はこの全波整流回路＜３４〉からＱ）全波整
流電圧を■入力端子に入力し、定電圧子Ｖｃを抵抗（３
５）（３６）で分圧した電圧■１、をｅ入力端子に入力
する第３のコンパレータであって、その出力はイン／・
−タ（３７）を介してＳａｍｐｌｅ信号となる。（３８
）は上記全波整流回路（３４）からの全＄ｌ！！流電圧
を■入力電力に入力し、定電圧＋Ｖｃを抵抗＜３９）（
４０）で分圧した電圧ＶＢ　をθ入力端子に入力する第
３のコンパレークを示し、その出力（まＩＶｉ　ＩＮＴ
信号となる。尚、上記Ｖ　Ａ　はＡＣＮ、源電圧のピー
ク電圧より僅かに低く、上記ＶＢ　は零電圧より僅かに
高く設定しておく。こうすることにより、第６図の如＜
　Ｓａｍｐｌｅ信号はＡＣ電ｔｉ、電圧のピーク時付近
において発せられ、ＭＩＮＴ信号力（ＡＣ電源電圧零付
近で発せられる。

このようなＡ／Ｄ変換回路〈１３〉及びタイミ〉り゛信
号生成回路（１４）において、カレントトランス（１１
）で入力電流に応じて検出される信号は第１のオペアン
プ（２４）を介してピークホールド用コンデンサ（２５
）の端子に伝えられる。ＡＣ電源電圧の全波整流電圧値
が低いときはザンブル信号がないためＦＥＴ（２６）が
ＯＮ状態にあり、コンデンサ（２５）には充電はきれな
い。ＡＣ電源の全波整流電圧ピーク付近になると、タイ
ミング生成回路（１４）からＦＥＴ（２６）のゲートに
Ｓａｍｐｌｅ信号が送られ、このＦＥＴ（２６）がＯＦ
Ｆする。このときカレントトランス（１１）、余波整流
回路〈２３）を介して伝えられる入力電流も各脈流のピ
ークになっており、ピークホールド用コンデンナ（２５
）に入力電流のピークに応じた電荷が蓄積される。こう
して、コンパレータ（２５）端子に現われた電圧は第２
のオペアンプ（２９）を通して■ｃＴとして第１のコン
パレータ（３０）の■端子に加えられる。この信号ＶＣ
Ｔにより第１のコンパレータ（３０〉は“Ｈ”レベル信
号を出力する。

レジスタ（３１）は端子ＳＣにＳａｍｐｌｅ信号とスイ
ッナング素子（６）のＯＮ／６ＦＦ信号によって生成き
れるスタート信号が供給きれ、動作が開始される。最初
のＯＮ信号がｃｌｏｃｋ端子に供給されたときＤ端子が
“Ｈ＋＋レベルであるため、レジスタ（３１）出力Ｑ。

Ｑ、Ｑ２Ｑ、は“１０００′′となる。

この“１０００”はＤ／Ａ変換部（３２）でＤ／Ａ変換
諮れて、上記コンパレータ（３０）のｅ入力端子に与え
られる。この状態で例えはこのコンパレータ（３０）の
■入力端子電圧の方がｅ入力端子電圧より高い場合この
コンパレータ（３０〉から上記レジスタ＜３１〉のＤ端
子へ供給きれる信号は“Ｈ“レベル状態を保つ。このた
め、このし・レスタ（３１）は次のＯＮ信号の立ち上が
りに同期して前回の出力“１０００゛に“ｏｉｏｏ”を
加えた“１１００”を出力する。この信号はさらにＤ／
Ａ変換部（３２）を介して上記コンパレータク３０）の
Ｏ入力端子に与えられる。このとき、例えばこのコンパ
レータ（３０）のθ入力端子電圧の方が■入力端子電圧
より高くなるとその出力は“Ｌ′ルベルになって上記レ
ジスタ（３１）のＤ端子に与えられる。このＤ端子に”
Ｌ”レベル信号が与えられているため、次のＯＮ信号の
立ち上がりに同期してこのレジスタ（３１）は前回の出
力“１１００”から“００１０”を引いた値″１０１０
”を出力する。この逐次比較動作はさらに統いて繰り返
され、レジスタ（３１〉がＯＮ信号を５回受けた時点で
終了する。この比較動作終了後、レジスタ（３１）は上
記動作で設定された出力Ｑ（＋＝Ｑ４例えば“１００１
’″を保持した状態で端子ＥＯＣからラッチ回路（３３
〉へ信号を与える。ラッチ回路（３３）はこの信号によ
りレノスタ（３１）からの出力ＱＯ−Ｑ４をラッチする
。

尚、この実施例ではＡ／Ｄ変換回路（１３）とし工逐次
比較レジスタ（３１）を用いて構成しているが本願のＡ
／Ｄｉ換回路（１３）はこの方式に限定されるものでは
ない。不適正負荷検知回路（１５）及びＳＵＢ回路（１
７）へ伝える。このＡ／Ｄ変換のタイミングチャート及
びう・／チ回路（３３）のラッチ動作のタイミングを第
７図に示す。尚、ここでＤＵＴＹは例えばチューティ制
御回路（図示せす）からの制御によりインバータ発振、
停止を指令するタイミング、ｄｕｔｙは実際にインパー
クの発振動作が行なわれるタイミングである。

第８図はＯＮ期間設定手段をさらに詳しく説明するため
のブロック図であって、（４１〉は上記５ＵＢｕ路（１
７）からパワー設定データＰ　ｒｅｆより入力データＰ
ＡＤを引いた値Ｐｒｅｆ−Ｐ、、０を受ける侯止回路を
示し、インバータ発振初期時にこのテークＰｒｅｆ−Ｐ
ＡＤの禁止回路り４１）からデータを受け取る加算回路
、（４３〉はこの加算回路（４２〉の出力をラッテする
う・／テ回路を示し、そのう／チタイミングは上記ＭＩ
ＮＴ信号の立ち上がりに同期し一〇行なわれ、その出力
はＯＮ期間計数回路（２１）−＼与えられる。（４４）
は低レベルのデータ５ｏｆｔ例えは”００１１’”が記
憶きれたソフトスタート設定回路、（４５）は上記ラッ
チ回路（４３）出力Ｐ　ｃｏｎ及びソフトスタート設定
回路〈４４）出力５ｏｆｔを受けともらのデータを出力
するかを選択する選択回路であって、インハーク発振開
始時に５ｏｆｔか選択される。

（４６）はこのデータセレクタ（４５）の出力をう・／
チするラッチ回路を示し、ラッチされた信号は上記加算
回路（４２）のもう一方の入力端子に人力きれる。

このようなＯＮ期間設定手段において、イン／−−タ発
振初期時において、禁止回路（４１）は禁止状態にあり
、この禁止回路（４１）から加算回路（４２）へ伝えら
れるデータは見かけ上“ｏ　ｏ　ｏ　ｏ　”である。ま
た選択回路（４５）はソフトスタート設定手段（４４〉
のデータ５ｏｆｔを出力する状態にある。こうした状態
にあってはデータ５ｏｆｔが選択回路（４５）、ラッチ
回路（４６）、加算回路（４２〉を介してラッチ回路（
４３）に与えられる。ラッチ回路（４３）はこの５ｏｆ
ｔを略ＭＩＮＴ信号のタイミングで出力する。イ〉ハー
タ発振開始後、次のＭＩＮＴ信号に同期して禁止回路（
４１）は禁止状態を解除し、選択回路（４５）択回路（
４５）、ラッチ回路（４６）を介して加算回路り４２）
に与えられる。この加算回路（４２）で減算回祁（１７
）から禁止回路（４１）を介して伝えられるデータＰｒ
ｅｆ−ＰＡＤがＰ　ｃｏｎに加えられ、ラッチ回路〈４
３）へ送られる。このＰｃｏｎ＋（Ｐｒｅｆ　−ＰＡＤ
）がう／チ回路（４３）においてＭＩＮＴ信号のタイミ
ングで新たなＯＮ期間データとしてラッチされる。即ち
、Ｐ　ｒｅｆとＰＡＤの差に応じてＯＮ期間テデータ　
ｃｏｎを逐次補正する。このようなデータの変化を漸化
式で表わすと以下のようになる。

ＰｃｏｎＫ＝　Ｐｃｏｎｋ−１＋　（Ｐｒｅｆ　−ｐＡ
Ｉ）に）（ｋ＝　１．２．３−　、　Ｐｃｏｎ　ｏ＝Ｓ
ｏｆｔ）また、このときのタイミングを示すタイミング
チャートとデータの遷移を示す表を第９図に示す。尚、
ここでτ２１１１−１　（ｍ＝１．２．３　・・ン１よ
う／ブ回路（４６）入力かその出刃に現われるクィミ／
り、１２ｍ（ｍ＝１．２．３　・・）はランチ回路（４
３）入力がその出力に現われるタイミングである。

第１０図はＯＮ期間計数回路の具体的構成を示１ブロッ
ク図である。同図において、（４７）は上記共振期間検
知回路（１９）から共振期間検知回路か消滅したとき即
ち、スイッチング素子（７）のオンタイミングに応して
発振動作を開始するクロ／り用発振器を示し、スイッチ
ング素子（７）のオフタイミングに応してこの動作は停
止される。（４８〉はこのクロック用発振器（４７〉か
らのクロック信号によりカウントアツプするＯＮ期間カ
ウンタであっで、上記共振期間検知回路（１９）からの
検出信号が消滅したときクリアが掛けられる。（４９〉
はこのＯＮ期間カウンタ（４８〉のカウント出力と上記
ＯＮ期間設定手段（１８）のランチ回路（４３）出力で
あるＯＮ期間データＰ　ｃｏｎを比較する第１の比較器
を示し、両出力の一致が採れたとき一致信号を発する。

（５０）は上記ＯＮ期間カウンタ（４８）のカウント出
力と上記過電流保護設定回路（２０）出力である制限デ
ータＩｃｐを比較する第２の比較器であって、両出力か
一致したとき一致信号を出力する。（５１）は上記第１
、第２の比較回路（４９）（５０）から一致信号を受け
るＯＲゲートを示し、少なくとも一方の比較回路（４９
）又は（５０）から一致信号があったとき、上記第３図
のフリップフロ７１回路（２２）にリセット信号を与え
るとともにＯＮクロック用発振器（４７）に停止信号を
送る。

従って、このＯＮ期間計数回路（２１〉において、共振
期間検知細路（１９）からの検出信号が無くなる−と、
ＯＮクロック用発振器（４７）は発振を開始し、クロッ
ク信号を発する。尚、このとき上記スイッチング素子（
６）もＯＮされる。これと同時にＯＮ期間カウンタ（４
８）は初期状態にクリアされ、上記ＯＮＮクロック発振
器（４７）からのクロック信号によりカウントアツプさ
れる。このカランタフ４８）出力はカウントアツプに応
して運次第１及び第２の比較回路（４９）（５０）に送
られる。第１の比較回路（４９）は上記カウンタ＜４８
）出力か送られてくる度にこのカウンタ（４８）出力と
ＯＮ期間設定手段（１８）からの出力Ｐ　ｃｏｎとを比
較する。第２の比較器（５０）は上記カウンタ（４８）
出力か送られてくる度にこのカウンタ（４８）出力と過
電’ＩＩＩＥ保護設定回路（２０）か−・の出力１ｃｐ
とを比較する。通常状態ではＯＮ期間データＰ　ｃｏｎ
の方が制限データＩｃｐより小さいため、ＯＮ期間カウ
ンタ＜４８）の内容がＰ　ｃｏｎと一致するようになる
と第１の比較器（４９）からＯＲゲートク５１）を介し
て上記第３図のフリップフロツブ回路（２２）のリセッ
ト端子（Ｒ）及びＯＮクロック用発振器（４７）に一致
信号が送られる。これによって上記フリップフロップ回
路（２２）がリセットされ、スイッチング素子（６）が
ＯＦＦしてインバータ回路内の加熱コイル（４）、共振
コンデンサ（５）による共振期間が開始される。また上
記一致信号によりＯＮクロック用発振器（４７）の発振
動作が停止する。共振期間が終了して共振期間検知回路
（１９）がらの検出信号が無くなると上述したＯＮ期間
計数動作が再び繰り返される。

また、調理具としてアルミ等の非磁性高導電率材料から
成る鍋が使用された場合、制限データＩｃｐの方がＯＮ
期間テデータ　ｃｏｎより小きくなる。

このような場合にはＯＮＮ期間カランタフ４）のカウン
トアツプ過程でこのカウンタ（４８）の出刃と制限デー
タＩｃｐの値が一致したとき第２め比較器（５ｏ）から
一致信号が出力きれる。この一致信号は上記ＯＲゲート
（５１）を介して上記フリップフロップ回路（２２）の
リセット端子（Ｒ）に伝えられ、このフリッププロップ
回路（２２ンをリセ／卜する。即ち、制限データＩｃｐ
でＯＮ期間が制限される。

第１１図は上記共振期間検知回路及び過電流保護設定回
路のブロック回路図であって、上記第３図と同一部分に
は同一図番が付しである。同図において、〈５２〉は共
振電圧検知回路（１９）の王構成要素となる第４のコン
パレータを示し、■入の端子には上記全波整流回路（１
）、チョークコイル（２）を介して伝えられる電＃、電
圧Ｖ　ｃａｎが分割抵抗（５３）（５４〉で分圧されて
入力されるとともに、ｅ入力端子には上記スイッチング
素子（６）端子電圧ＶＣＥが分割抵抗（５５）（５６）
で分圧されて入力される。（５７〉は上記第４のコンパ
レータ（５２〉により共振期間検出信号を受けて発振を
１７ｒＪ始する共振クロック用発振器、（５８）はこの
共振クロ・ツク用発振器（５７）がらのクロック信号に
よりカウントアンプする共振期間力・クンタ、り５９）
はこのカウンタ（５８）でカウントアツプきれたカウン
ト・内容をラッテするラッチ回路、（６０〉は上記第４
のコンパレータ（５２）出力を受けるコントローラを示
し、上記共振期間カウンタ〈５８）へのクリア信号や上
記ラッチ回路（５９）へ送るう７チタイミング信号を生
成する。

このような共振期間検知回路（１９）及び過電流保護設
定回路り２０）においてスイッチング素子（６）がＯＮ
している間はスイッチング素子〈６）端子電圧ＶＣＥは
略零となるため、上記第４のコンパレータ＜５２）の■
入力端子はｅ入力端子電圧より高く、この第４のコンパ
レータ（５２）からは゛Ｈ゛レベルの信号が出力きれる
。この“Ｈ′”レベル信号を受けている間は共振クロッ
ク用発振器（Ｓ７）及びフントａ−ラ（６０〉は動作し
ない。上述したようにフリップフロップ回路（２２）に
リセットが掛けられてスイッチング素子〈６）がＯＦＦ
すると、加熱コイル（４）、共振コンデンサ（５）によ
る共振が開始されて上記スイッチング素子（６）端子電
圧Ｖ。０か上昇し、上述した第２図Ｃのような共振波形
を描く。

この共振期間の期間艮は調理具の材質によって興なり、
例えばアルミ等の非磁性高導電性材料から成る調理具を
使用した場合には短く、鉄系の強心性で比較的高抵抗の
金属の場合は長くなる。この共振期間開始により上記ス
イッチング素子（６）端子電圧ＶＣＥが全波整流電源電
圧Ｖ　ｃｏｎより高くなったとき、第５のコンパレータ
ク５２〉は゛°Ｌ゛ルベルの共振期間検出信号を出力す
る。コントローラ（６０〉はこの検出信号を受けて共振
期間カウンタ（５８）の内容をクリアするとともに、共
振クロック用発振器（５７）はこの検出信号を受けて、
クリアされた上記共振期間カウンタ（５８）にクロック
信号を与える。共振期間カウンタ（５８）はこのクロッ
ク信号に応じてカウントアツプきれる。共振期間終了時
になってスイッチング素子（６）端子電圧■。ゆが電源
電圧Ｖ　ｃａｎより低くなると再び第５のコンパレータ
（５２）から“ＨＩＩ　レベル信号か発せられる。

これに応して上記フリップフロップ回路（２２）がセッ
トきれ、スイ・７チング素子（６ンがＯＮきれる。同時
に共振用クロック発振器（５７）は発振を停止し、共振
期間カウンタ〈５８）のカウンＬア・／ブは停止きれ、
共振期間に応したデータがこのカウンタ（５８）内に保
持きれる。きらに、これと同時にコントローラ（６０）
はう／チ回路（５９）へランチ信号を送る。これにより
上記共振期間カランタフ５８）に保持されたデータがＯ
Ｎ期間長を制限する制限データＩｃｐとしてラッチ回路
（５９）を介してＯＮ期間計数回路〈２１）へ出力きれ
る。尚、上記共振電圧ＶＣＥと全波整流電源電圧と検出
信号との関係を第１２図に示す。

第１３図は本発明誘導加熱装置の制御回路の異なる実施
例を示すブロック図であって、上述した図面と同一部分
には同一図番か付しである。この実施例においては、Ａ
Ｃ入力電流がピークボールド回路（６１）でピークホー
ルドされ、Ａ／Ｄ変換Ｊ：（６２）を介してλカデータ
ＰＡＤに変換された後、ラッチ回路（６３）に伝えられ
る。一方、パワー設定回路（１６）はアナログ回路で構
成きれており、この回路（１６）からの出力は、上記ピ
ークホールド電工のＡ／Ｄ変換タイミングと異なるタイ
ミングで、上記Ａ／Ｄ変換部（６２〉でパワー設定デー
タＰ　ｒｅｆに変換されてラッチ回路（６４）に伝えら
れる。即ち、ここではＡ／Ｄ変換部（６２〉を時分割し
て使用している。尚、この時分割動作はＳａｍｐｌｅ信
漫のタイミングでピークホールド回路＜６１）をＡ／Ｄ
変換部（６２〉に接続し、上記Ｍ　Ｉ　Ｎ　Ｔ信号のタ
イミングでパワー設定回路（１６）をＡ／Ｄ変換部（６
２）に接続するように行う。

また、この実施例においてはＯＮ期間設定手段（１８）
は上記ラッチ回路（６３Ｈ６４）から夫々入力データＰ
ＡＤ及びパワー設定データＰ　ｒｅｆを受け第１の演算
回路り６５）でＯＮ期間テテーク　ｃｏｎを生成すると
ともに、第２の演算回路（６６）で上記Ｐ　ｒｅｆをあ
る一定の割合で小きくしたソフトテーク５ｏｆｔを生成
する。これ等のデータＰ　ｃｏｎ及び５ｏｆｔの出力選
択はデータセレクタ（６７）で行なわれる。即ち、イ″
ンハータの発振開始時は、テークセレクタ（６７）は５
ｏｆｔを出力し、発振から一定時間経過後Ｐ　ｃｏｎを
出力する。

第１４図は本発明誘導加熱装置の制御回路のさらに異な
る実施例を示すブロック図を示し、上述の図面と同一部
分には同一図番か付しである。この実施例においてはイ
ンバータ発振開始の最初の入力データＰ　ＡＤＩと２回
目の入力データＰＡＤ２の差Ｐ　ＡＤ２−　ＰＡＤＩ　
を検出して・　このＰＡＤ２−ＰＡＤＩか所定値より小
さいとき、上記フリツブフロノブ回路（２２）に禁止を
掛ける立ち上がり検知回路（６８）が設けられている。

また過電流保護設定回路（２０）には共振期間を計数す
る共振期間計数回路（６９）と、この共振期間計数回路
（６９）の計数内容が成る設定値より低くなったとき、
信号出力をする大小比較器（７０）と、この共振期間計
数回路（６９）の内容を受け通常はそのカウンタ（６９
）の計数回路内容をスイッチング累子（６）のＯＮ期間
を制限する制限データＩｃｐとして出力し、上記大小比
較器り７０）から信号が与えられたときのみ上記計数回
路（６９〉のカウント内容を減し、る方向に補正する演
算回路（７１）とが設けられている。即ち、この演算回
路り７１）は共振期間か短い場合は上記計数回路（６９
）出力内容をきらに減して制限テークＩｃｐとして出力
する。尚、上記演算回路（７１）としてはソフトレノス
タを用い、大小比較器（７０）から信号か与えられたと
きその内容を例えば“０１０１”を“００１０゛′にす
るように１回シフトする構成にずれは、このような補正
は容易に為される。

へ）発明の効果 以上述へた如く本発明誘導加熱装置はスイッチング素子
のオンタイミングを検出するオンタイミング検出手段か
らの信号によりカウントを開始するカウンタ手段と、所
望のスイ・／チング素子ＯＮ時間に対応したＯＮ期間テ
テーク設定されるＯＮ期間設定手段とから成り、」二記
オンタイミング検出手段でＯＮタイミングが検出される
と、スイソヂング累子がＯＮａれるとともに、上記カウ
ンタのカウントア・ノブ動作が開始され、このカウンタ
手段の内容が上記ＯＮ！Ｉｔ間設定手段設定手段一致し
たとき、上記スイッチング素ＴをＯＦＦ移せているので
、従来のようにＣＲ時定数回路等のアづログ回部を用い
てスイッチング素子のＯＮ期間を設定するより、大巾に
○ＮＪ４Ｊ１間を正確に計ることが出来、出力調節が正
確に行なえる。また、スイッチング素子のＯＮ期間はＯ
Ｎ期間設定回路のＯＮ期間テテーク変化させることによ
り容易に行なわれる。また、このようにインノ−−りの
制御回路をデジタル化することにより、制御回路をモノ
リシックＩＣ化することが出来、制御回路の小型化、ひ
いては誘導加熱装置の小型、軽呈、薄形化が図れる。さ
らにＯＮ期間計数回路のクロ・ンク周波数を変える乙と
により各種電源電圧・＼の対応も可能となり汎用性の高
い装置が提供出来る。

【図面の簡単な説明】

第１図は本発明に用いられるインバータ回路の回路図、
第２図ＡはＯＮ、ＯＦＦ信号を示す波形図、同図Ｂはス
イッチング素子に流れる電流を示す波形図、同図Ｃはス
イッチング素子端子電圧を示す波形図、第３図は本発明
誘導加熱調理器の制御回路のプロ・／り図、第４区はＡ
／Ｄ変換回路の回路図、第５図はタイミング生成回路の
回路図、第６図はタイミング回路の各点における波形図
、第７図はＡ／Ｄ変換のタイミングを示すタイミングチ
〜−１・、第８図はＯＮ期間設定回路のフロ／り図、第
９図Ａは禁止回路の動作タイミンクを示すタイミング回
路・−ト、同図ＢはＯＮ期間テデーの生成状態を示す７
１１Ｃれ図、第１０図はＯＮ期間計数回路のブロック図
、第１１図は共振期間検知回路、及び過電流保護設定回
路のブロック回路図、第１２図はスイッチング素子端子
電圧、直流電源電圧と共振電圧検知回路の検出信号の関
係を示す図、第１３図は本発明の制御回路の他実施例を
示すプロ・７り図、第１４図は本発明の制御回路のさら
に他の実施例を示すプロ・／り図である。 （１〉・　全波整流回路、（２）・・チョークコイル、
（３）・・フィルタコンデンサ、（４）・・・誘導加熱
コイル、（５）・・・共振コンデンサ、　（６）・　ス
イッチング素子、（７）・・ダンパーダイオード、（８
）　駆動回路、（１１）　カレントトランス、（１２）
・　調理具、＜１３）・Ａ／Ｄ変換回路、＜１４）　タ
イミング生成回路、（１５）　・不適正負荷検知回路、
（１６）　パワー設定回路、（１７）−Ｓ　Ｕ　Ｂ回路
、（１ｇ＞−ＯＮ期間設定手段、（１９）・・共振期間
検知回路、（２０）・過を流保護設定回路、（２１）Ｏ
Ｎ期間計数計す１路、（２２）　フリップフロップ回路
、（２５）・　ピークホールド用フンテンサ、（２６）
・　ＦＥＴ、（３０）（３５＞（３８）（５２）　コン
パレータ、り３１）　逐次比較用レジスタ、（３２）・
　Ｄ／Ａ変換部、（３３Ｈ４３）（４６）（５９）・・
ラッチ回路、（４１）・・禁止回路、（４２）・　加算
回路、（４４）・　ソフトスタート設定回路、（４５）
・選択回路、（４７）・・・ＯＮクロック用発振器、（
４８）・・・ＯＮ期間カウンタ、（４９）（５０）・・
・比較器、＜５７）・・共振クロ・／り用発振器、（５
８）・　共振期間カウンタ、　（６０）・・コントロー
ラ、（６２）−・Ａ／Ｄ変換部、（６５）（６６）（７
１）・　演算回路、（６８）立ち上がり検知回路、（６
９）・・共振期間計数口ｒ”１７ｎ・・大小比較器。 出願人　三洋電機株式会社 代理人　弁理士　佐野静夫 状　賢 第８図 手　続　補　正　書（自発） 昭和５９年乙月３　日 特許庁長官殿 昭、和５９年特許願第２３７２９号 ２、発明の名称 誘導加熱装置 ６、補正をする者 事件との関係　特許出願人 名称　（１８８）三洋電機株式会社 ４、代　理　人 住所　守口市京阪本通２丁目１８番地 連終先：電話（東京）　８３５−１１１１特許センター
駐在中川５、補正の対象 ０図　面

Claims (1)

【特許請求の範囲】
1. １）直流電源と、この直流電源に結合された誘導加熱コ
   イルと、この誘導加熱コイルとともに共振回路番為す共
   振コンデンサと、上記共振回路に結ばれ、この共振回路
   に共振電流を生成するためのスイッチング素子と、この
   スイッチング素子に逆並列に接続きれたダイオードと、
   から成り、１記スイツチング素子をＯＮ、ＯＦＦ制御す
   ることにより上記共振回路に振動電流を生せしめる誘導
   加熱装置においで、上記スイッチング素子のＯＮタイミ
   ングを検出するＯＮタイミング検出手段からの信号によ
   りカウントを開始するカウンタ手段゛と、所望のスイッ
   チング素子０８時間に対応した数値が設定されるＯＮ期
   間設定手段々、から成り、上記ＯＮタイミング検出手段
   でＯＮタイミングが検出されると、スイッチング素子が
   ＯＮｅれるとともに、上記カウンタ手段のカウント動作
   が開始され、このカウンタ手段の内容が上記ＯＮ期間設
   定手段の内容と一致したとき、上記スイ・／チング素子
   がＯＦＦされることを特徴とした誘導加熱装置。