JPS63250165A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63250165A JPS63250165A JP8622487A JP8622487A JPS63250165A JP S63250165 A JPS63250165 A JP S63250165A JP 8622487 A JP8622487 A JP 8622487A JP 8622487 A JP8622487 A JP 8622487A JP S63250165 A JPS63250165 A JP S63250165A
- Authority
- JP
- Japan
- Prior art keywords
- spiral inductor
- semiconductor substrate
- spiral
- corner
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し産業上の利用分野〕
この発明は、半導体装置に係り、特にモノリシックマイ
タロ波集積回路装置（以下ＭＭＩＣと１．）う）に関す
るものである。
タロ波集積回路装置（以下ＭＭＩＣと１．）う）に関す
るものである。
第２図は従来のスパイラル・インダクタを含む半導体装
置の一例を示す図で、１は半導体基板で、この上に各素
子が形成されて構成される。すなわち、２はスパイラル
・インダクタ、３は電極、４はコンデンサ、５はトラン
ジスタ、６は抵抗、７は金属配線である、。
置の一例を示す図で、１は半導体基板で、この上に各素
子が形成されて構成される。すなわち、２はスパイラル
・インダクタ、３は電極、４はコンデンサ、５はトラン
ジスタ、６は抵抗、７は金属配線である、。
一般にＭ Ｍ Ｉ Ｃは、上述したように半導体基板１
と外部の電極（図示せず）を結ぶための電極３゜金属層
間に絶縁体を形成して構成したコンデンサ４、トラノジ
スタ５．半導体基板１にイオン注入ずろことによって形
成される抵抗６．これら素子間の配線を行うための金属
配線７等を１つの半導体基板１上に形成することによっ
て構成されている。スパイラル・インダクタ２を含むＭ
Ｍ Ｉ Ｃでは、従来、第２図に示すように、アセン
ブリを容易にするために電極３を半導体基板１の隅部に
形成することが多く、スパイラル・インダクタ２を半導
体基板１の隅部ではなく、半導体基板１の内部に形成し
ていた。一般にスパイラル・インダクタ２は、インダク
タとしての性質上、スパイラルインダクタ２の内部、お
よびその・周囲に磁力綜を発生させるために他のインダ
クタや金属配線７等の他の素子（３〜６）と不要な結合
をしてしまう危険性がある。そのため、他の素子（３〜
６）と充分な間隔をとっておく６蒙があり、第２図に示
すようにスパイラル・インダクタ２の四方に充分な間隔
をとっていた。
と外部の電極（図示せず）を結ぶための電極３゜金属層
間に絶縁体を形成して構成したコンデンサ４、トラノジ
スタ５．半導体基板１にイオン注入ずろことによって形
成される抵抗６．これら素子間の配線を行うための金属
配線７等を１つの半導体基板１上に形成することによっ
て構成されている。スパイラル・インダクタ２を含むＭ
Ｍ Ｉ Ｃでは、従来、第２図に示すように、アセン
ブリを容易にするために電極３を半導体基板１の隅部に
形成することが多く、スパイラル・インダクタ２を半導
体基板１の隅部ではなく、半導体基板１の内部に形成し
ていた。一般にスパイラル・インダクタ２は、インダク
タとしての性質上、スパイラルインダクタ２の内部、お
よびその・周囲に磁力綜を発生させるために他のインダ
クタや金属配線７等の他の素子（３〜６）と不要な結合
をしてしまう危険性がある。そのため、他の素子（３〜
６）と充分な間隔をとっておく６蒙があり、第２図に示
すようにスパイラル・インダクタ２の四方に充分な間隔
をとっていた。
従来の半導体装置は、以上のように構成されているので
、スパイラル・インダクタ２の四方に充分な間隔をとら
なければならず、半導体基板１の大きさ （以下チップ
サイズと呼ぶ）が大きくなっていしまい、かつコストが
高くなってしまう問題点があった。
、スパイラル・インダクタ２の四方に充分な間隔をとら
なければならず、半導体基板１の大きさ （以下チップ
サイズと呼ぶ）が大きくなっていしまい、かつコストが
高くなってしまう問題点があった。
この発明は、上記のような問題点を醒消するためになさ
れたもので、スパイラル・インダクタを半導体基板の隅
部に形成することによって、チップサイズを小さくシ、
コストを低減できる半導体装置を得ることを目的とする
。
れたもので、スパイラル・インダクタを半導体基板の隅
部に形成することによって、チップサイズを小さくシ、
コストを低減できる半導体装置を得ることを目的とする
。
この発明に係る半導体装置は、少なくとも１つのスパイ
ラル・インダクタを半導体基板の隅部に形成したもので
ある。
ラル・インダクタを半導体基板の隅部に形成したもので
ある。
この発明においては、スパイラル・インダクタが半導体
基板の隅部に形成されているため、スパイラル・インダ
クタの周囲に必要な間隔が２方向のみでよく、従来より
少ないスペースにスパイラル・インダクタを形成できる
。
基板の隅部に形成されているため、スパイラル・インダ
クタの周囲に必要な間隔が２方向のみでよく、従来より
少ないスペースにスパイラル・インダクタを形成できる
。
以下、この発明の一実施例を図面について説明する。
第１図はこの発明の一実施例を示すもので、スパイラル
・インダクタを含む半導体装置を示す上面図である。
・インダクタを含む半導体装置を示す上面図である。
この図で、第２図と同一符号は同一部分を示すものであ
る。
る。
第１図に示すように、スパイラル・インダクタ２を、半
導体基板１の隅部、例えば左上Ｈ１１に形成することに
より、電極３．コンデンサ４．ｊ・ランジメタ５．抵抗
６および金−属配線・、７等の他の素子との間に必要な
間隔を、スパイラル・インダクタ２の右および下の二方
向にのみとればよく、四方向に間隔をとっていた従来例
に比べて、少ない基板面積に、スパイラル・インダクタ
２を形成することができる。その結果、半導体基板１の
大きさを小さくする乙とができ、半導体装置のコストを
低減できる。
導体基板１の隅部、例えば左上Ｈ１１に形成することに
より、電極３．コンデンサ４．ｊ・ランジメタ５．抵抗
６および金−属配線・、７等の他の素子との間に必要な
間隔を、スパイラル・インダクタ２の右および下の二方
向にのみとればよく、四方向に間隔をとっていた従来例
に比べて、少ない基板面積に、スパイラル・インダクタ
２を形成することができる。その結果、半導体基板１の
大きさを小さくする乙とができ、半導体装置のコストを
低減できる。
なお、上記実施例では角型のスパイラル・インダクタ２
を設けたものを示したが、円型、へ角型等の他の形状の
スパイラル・インダクタを設けてもよい。
を設けたものを示したが、円型、へ角型等の他の形状の
スパイラル・インダクタを設けてもよい。
また、スパイラル・インダクタ２の個数は１つに限らず
、複数個のものでもよい。
、複数個のものでもよい。
さらに、上記実施例では左上隅にスパイラル・インダク
タ２を設けたが、どの隅部に設けてもよい０ 〔発明の効果〕 以上説明しｔこように、この発明は、少なくとも１つの
スパイラル・インダクタを半導体基板の隅部に形成した
ので、スパイラル・インダクタと他の素子との間隔は二
方向を広くとればよく、従来のように四方向に広くとっ
ていたものと異なり、チップサイズを小さくでき、半導
体装置のコストを低減できる効果がある。
タ２を設けたが、どの隅部に設けてもよい０ 〔発明の効果〕 以上説明しｔこように、この発明は、少なくとも１つの
スパイラル・インダクタを半導体基板の隅部に形成した
ので、スパイラル・インダクタと他の素子との間隔は二
方向を広くとればよく、従来のように四方向に広くとっ
ていたものと異なり、チップサイズを小さくでき、半導
体装置のコストを低減できる効果がある。
第１図はこの発明の一実施例を示すスパイラル・インダ
クタを含む半導体装置の上面図、第２図は従来のスパイ
ラル・インダクタを含む半導体装置を示す上面図である
。 図において、１は半導体基板、２はスパイラル・イン、
ダクタ、３は電極、４はコンデンサ、５はトランジスタ
、６は抵抗、７は金属配線である。 なお、各図中の同一符号は同一または相当部分を示す。
クタを含む半導体装置の上面図、第２図は従来のスパイ
ラル・インダクタを含む半導体装置を示す上面図である
。 図において、１は半導体基板、２はスパイラル・イン、
ダクタ、３は電極、４はコンデンサ、５はトランジスタ
、６は抵抗、７は金属配線である。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- 半導体基板上に少なくとも１個の渦巻き状に形成された
金属配線によって構成されたスパイラル・インダクタを
有する半導体装置において、前記スパイラル・インダク
タを前記半導体基板の隅部に形成したことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8622487A JPS63250165A (ja) | 1987-04-06 | 1987-04-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8622487A JPS63250165A (ja) | 1987-04-06 | 1987-04-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63250165A true JPS63250165A (ja) | 1988-10-18 |
Family
ID=13880817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8622487A Pending JPS63250165A (ja) | 1987-04-06 | 1987-04-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63250165A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5095357A (en) * | 1989-08-18 | 1992-03-10 | Mitsubishi Denki Kabushiki Kaisha | Inductive structures for semiconductor integrated circuits |
| WO2002058156A1 (fr) * | 2000-12-28 | 2002-07-25 | Niigata Seimitsu Co., Ltd. | Circuit integre a semi-conducteurs |
-
1987
- 1987-04-06 JP JP8622487A patent/JPS63250165A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5095357A (en) * | 1989-08-18 | 1992-03-10 | Mitsubishi Denki Kabushiki Kaisha | Inductive structures for semiconductor integrated circuits |
| WO2002058156A1 (fr) * | 2000-12-28 | 2002-07-25 | Niigata Seimitsu Co., Ltd. | Circuit integre a semi-conducteurs |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7335966B2 (en) | Configurable integrated circuit capacitor array using via mask layers | |
| US7754606B2 (en) | Shielded capacitor structure | |
| TW201926375A (zh) | 電容器 | |
| US6198153B1 (en) | Capacitors with silicized polysilicon shielding in digital CMOS process | |
| JPS63250165A (ja) | 半導体装置 | |
| JPS61259560A (ja) | 半導体集積回路 | |
| US20070102788A1 (en) | Multi-terminal capacitor | |
| JPH02231755A (ja) | Ｍｉｍ容量を備えたモノリシック集積回路 | |
| JPS62194640A (ja) | バンプ実装を用いる半導体集積回路 | |
| JP2980629B2 (ja) | 混成集積回路部品の構造 | |
| JPS62104067A (ja) | 半導体装置 | |
| US3940666A (en) | Circuit module with recess for receiving a coupling coil | |
| JP2613941B2 (ja) | 半導体容量素子 | |
| JPH06120009A (ja) | 容量性バリスタ | |
| JPS61294850A (ja) | 半導体集積回路装置 | |
| JPS582059Y2 (ja) | 半導体収納容器 | |
| JPS6060751A (ja) | 半導体集積回路 | |
| JP2002100732A (ja) | 容量素子形成方法 | |
| JPH0617248U (ja) | 樹脂封止型電子部品装置 | |
| JPH06112407A (ja) | 半導体集積回路装置 | |
| JPS6252943A (ja) | 半導体装置 | |
| JPS61187278A (ja) | 半導体装置 | |
| JPH07220979A (ja) | チップ貫通コンデンサ | |
| JPS63310155A (ja) | 半導体集積回路装置 | |
| JPS61184862A (ja) | 集積回路 |