JPS63249332A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63249332A JPS63249332A JP8408287A JP8408287A JPS63249332A JP S63249332 A JPS63249332 A JP S63249332A JP 8408287 A JP8408287 A JP 8408287A JP 8408287 A JP8408287 A JP 8408287A JP S63249332 A JPS63249332 A JP S63249332A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide film
- semiconductor device
- chamber
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010408 film Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 239000007790 solid phase Substances 0.000 claims abstract description 6
- 239000010409 thin film Substances 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 9
- 238000005406 washing Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000012071 phase Substances 0.000 claims description 3
- 125000001153 fluoro group Chemical group F* 0.000 claims 1
- BUZKVHDUZDJKHI-UHFFFAOYSA-N triethyl arsorite Chemical compound CCO[As](OCC)OCC BUZKVHDUZDJKHI-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 abstract description 2
- 238000005979 thermal decomposition reaction Methods 0.000 abstract description 2
- 229910052785 arsenic Inorganic materials 0.000 abstract 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract 1
- 239000002019 doping agent Substances 0.000 abstract 1
- 239000012808 vapor phase Substances 0.000 abstract 1
- 238000011282 treatment Methods 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010005 wet pre-treatment Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
この発明は半導体装置の製造方法に関わり、特に固相拡
散法等により半導体基板に不純物をドーピングする方法
に関する。
散法等により半導体基板に不純物をドーピングする方法
に関する。
(従来の技術)
基板表面への不純物層の形成は半導体装置の製造におけ
る最も基本的な工程のひとつである。不純物のドーピン
グ法としては、精度の良いイオン注入法が広く用いられ
ている。しかし、4M以上のDRAMで採用されるであ
ろうトレンチキャパシタの場合のように基板表面に垂直
な面へのド−ピングを行なおうとすると、イオン注入法
では。
る最も基本的な工程のひとつである。不純物のドーピン
グ法としては、精度の良いイオン注入法が広く用いられ
ている。しかし、4M以上のDRAMで採用されるであ
ろうトレンチキャパシタの場合のように基板表面に垂直
な面へのド−ピングを行なおうとすると、イオン注入法
では。
シャドウィング効果が大きいので、前記垂直面へのドー
ピングは、困難になる。そこでイオン注入法の代替技術
として固相拡散法が検討されている。
ピングは、困難になる。そこでイオン注入法の代替技術
として固相拡散法が検討されている。
固相拡散法は不純物を含むCV D −Sin、等の層
を形成しこれをドープ源とする方法であるが、サブミク
ロンデバイスに適用するには精度の点で問題があり、精
密に前記不純物のプロファイルを制御する為の技術が必
要とされている0例えば、不純物を含むCV D −S
un、層の被覆性の改善、CVD−5in2層中の不純
物濃度の制御など検討すべき点は多いが、中でもCV
D−5in、層と基板の界面の清浄度は今後重要になる
と考えられる。
を形成しこれをドープ源とする方法であるが、サブミク
ロンデバイスに適用するには精度の点で問題があり、精
密に前記不純物のプロファイルを制御する為の技術が必
要とされている0例えば、不純物を含むCV D −S
un、層の被覆性の改善、CVD−5in2層中の不純
物濃度の制御など検討すべき点は多いが、中でもCV
D−5in、層と基板の界面の清浄度は今後重要になる
と考えられる。
つまり、従来よりCVDの前処理としては薬液を用いる
湿式処理が行なわれている。特に界面に酸化膜が残存し
ていると前記基板上に形成されるC V D −5in
2層からの不純物拡散に対して障壁となるので、希弗酸
による処理は不可欠である。しかし、−見積弗酸で酸化
膜を除去しても、これに続く水洗工程で再び薄い酸化膜
が形成されてしまう、しかも、この時形成される酸化膜
の厚さは、水洗の時間や温度、基板の表面状態などによ
って変化することがわかってきた。従って、湿式の前処
理を行なう限り、この薄い酸化膜による拡散の阻害や再
現性の低下は避けられないことになる。
湿式処理が行なわれている。特に界面に酸化膜が残存し
ていると前記基板上に形成されるC V D −5in
2層からの不純物拡散に対して障壁となるので、希弗酸
による処理は不可欠である。しかし、−見積弗酸で酸化
膜を除去しても、これに続く水洗工程で再び薄い酸化膜
が形成されてしまう、しかも、この時形成される酸化膜
の厚さは、水洗の時間や温度、基板の表面状態などによ
って変化することがわかってきた。従って、湿式の前処
理を行なう限り、この薄い酸化膜による拡散の阻害や再
現性の低下は避けられないことになる。
また、トレンチの側壁のようにRIEダメージが強く残
っているところでは、酸化膜の成長は速く、前記酸化膜
形成の問題は更に重大になる。
っているところでは、酸化膜の成長は速く、前記酸化膜
形成の問題は更に重大になる。
(発明が解決しようとする問題点)
このように、従来の同相拡散法は、水洗により界面に生
ずる酸化膜のため精密制御が困難であった6本発明の目
的は前記界面の酸化膜をなくシ。
ずる酸化膜のため精密制御が困難であった6本発明の目
的は前記界面の酸化膜をなくシ。
制御性の良い拡散を実現する方法を提供することにある
。
。
(問題点を解決するための手段)
本発明は上記目的を達成すめためにドープ源となる薄膜
を形成する前に、基板表面の酸化膜を剥離する前処理を
真空または気相中で行なうようにした。
を形成する前に、基板表面の酸化膜を剥離する前処理を
真空または気相中で行なうようにした。
(作 用)
第1図は、(100) Si基板にいろいろなRIE処
理を行なった後、レジストを03灰化処理して測定した
表面酸化膜厚Towとその後、弗化アンモン処理をして
測定した酸化膜厚Toxをエリプソメータで測定した結
果である。すなわち、(a)はCF。
理を行なった後、レジストを03灰化処理して測定した
表面酸化膜厚Towとその後、弗化アンモン処理をして
測定した酸化膜厚Toxをエリプソメータで測定した結
果である。すなわち、(a)はCF。
とH8の混合ガスのRIEにさらしたもの、(b)はA
rガスのRIEにさらしたもの、(Q)は、RIEにさ
らさないものであり、それぞれ0.プラズマ灰化処理後
と弗化アンモン処理後に測定したデータである。RIE
にさらしたものでは、表面のダメージ層の為に酸化膜が
厚く形成されることがわかる。また、(a)のように、
RIE条件によってはダメージ層の影響が後の工程まで
残ることがわかる。
rガスのRIEにさらしたもの、(Q)は、RIEにさ
らさないものであり、それぞれ0.プラズマ灰化処理後
と弗化アンモン処理後に測定したデータである。RIE
にさらしたものでは、表面のダメージ層の為に酸化膜が
厚く形成されることがわかる。また、(a)のように、
RIE条件によってはダメージ層の影響が後の工程まで
残ることがわかる。
次に、水洗によって酸化膜が速やかに成長するこを、第
2図を用いて説明する。第2図(a)は。
2図を用いて説明する。第2図(a)は。
(100) Si基板を弗化アンモンに1分間浸し、1
0分間水洗し、乾燥後放置して成長する酸化膜の厚さく
Tox)の時間変化を示す、膜厚の測定エリプソメータ
を用いた。水洗直後で既に約10人の酸化膜が形成され
ており、その後、酸化膜厚Toxは、ゆっくり増加する
。これに対し第2図(b)は、(a)と同様の処理をし
、さらに8 X 10” Torr、900℃で処理し
て大気中に取り出した後のToxの変化を示すが、To
xの増加は始めからゆっくりである。すなわち(a)に
おいて初期にみられる10人の酸化膜は水洗中に形成さ
れたものと考えられ、乾燥状態で酸化膜を除去するなら
ば(b)のようにほとんど酸化されていない表面を数分
から数十分にわたって保持することができる。
0分間水洗し、乾燥後放置して成長する酸化膜の厚さく
Tox)の時間変化を示す、膜厚の測定エリプソメータ
を用いた。水洗直後で既に約10人の酸化膜が形成され
ており、その後、酸化膜厚Toxは、ゆっくり増加する
。これに対し第2図(b)は、(a)と同様の処理をし
、さらに8 X 10” Torr、900℃で処理し
て大気中に取り出した後のToxの変化を示すが、To
xの増加は始めからゆっくりである。すなわち(a)に
おいて初期にみられる10人の酸化膜は水洗中に形成さ
れたものと考えられ、乾燥状態で酸化膜を除去するなら
ば(b)のようにほとんど酸化されていない表面を数分
から数十分にわたって保持することができる。
次に、不純物を含むCV D−5iO□と基板の界面に
酸化膜が存在した場合、不純物の拡散が妨げられること
を第3図を用いて説明する。第3図は、(10G) S
i基板表面に薄い熱酸化膜を形成し、この上にAsを含
むSin、膜をLPCVD法で形成し、1000℃、N
2雰囲気で4時間熱処理をしたのち、表面の酸化膜を弗
化アンモンで剥離し表面抵抗ρS測定した結果である。
酸化膜が存在した場合、不純物の拡散が妨げられること
を第3図を用いて説明する。第3図は、(10G) S
i基板表面に薄い熱酸化膜を形成し、この上にAsを含
むSin、膜をLPCVD法で形成し、1000℃、N
2雰囲気で4時間熱処理をしたのち、表面の酸化膜を弗
化アンモンで剥離し表面抵抗ρS測定した結果である。
50Å以上の厚さの熱酸化膜が界面に存在するとρSに
影響が現われる事がわかる。
影響が現われる事がわかる。
すなわち、拡散を精密に制御しようとするなら。
酸化されていない基板上にCVDを行なうことが必要で
あり、そのためには従来行なわれてきた弗酸系の湿式処
理に替わって乾燥状態で酸化膜を除去することが適当で
ある。
あり、そのためには従来行なわれてきた弗酸系の湿式処
理に替わって乾燥状態で酸化膜を除去することが適当で
ある。
(実施例)
第4図は1本発明の一実施例方法に係る装置の一例であ
る。 11.SO2,H,0□混合容液およびHCI、
H2O,混合容液を用いて通常の湿式処理を行なったS
i基板(41)は予備排気室(42)をへてドライ処理
室(43)に搬送される。ここで9 X IP” To
rr以上の真空度に排気してからヒータ(44)で基板
(41)を900℃に加熱し、表面の酸化膜を除去する
。続いて予備排気室(46)に搬送し、徐冷したのちC
VD室(47)に搬送し、テトラエトキシシラン(TE
01)とトリエトキシアルシン(TEOA)の熱分解に
よる減圧CVDで素添加ガラス層を形成する。
る。 11.SO2,H,0□混合容液およびHCI、
H2O,混合容液を用いて通常の湿式処理を行なったS
i基板(41)は予備排気室(42)をへてドライ処理
室(43)に搬送される。ここで9 X IP” To
rr以上の真空度に排気してからヒータ(44)で基板
(41)を900℃に加熱し、表面の酸化膜を除去する
。続いて予備排気室(46)に搬送し、徐冷したのちC
VD室(47)に搬送し、テトラエトキシシラン(TE
01)とトリエトキシアルシン(TEOA)の熱分解に
よる減圧CVDで素添加ガラス層を形成する。
この様にして処理した基板(41)を取り出し、100
0”C,N、雰囲隼で熱処理することにより、前記基板
(41)表面にひ未拡散層を形成する。
0”C,N、雰囲隼で熱処理することにより、前記基板
(41)表面にひ未拡散層を形成する。
第5図は、本発明の他の実施例方法に係る装置の例であ
る。ドライ処理室(53)以外は第4図に示した装置構
成と同じである。第5図を用いて本発明の第2の実施例
を説明する。前記した実施例と同様の湿式処理を行ない
、更に希弗酸処理を行なって基板(51)を予備排気室
(52)を経てドライ処理室(53)に搬送する。ガス
導入口(54)には放電管(55)が接続されており、
この放電管は導波管(56)を介してマイクロ波電源(
57)とカップリングしている。放電管の他端からNF
、を導入し、バルブ(58)を調節して前記ドライ理室
(53)内圧力を0.2Torrにした後、マイクロ波
放電を行ない基板(51)上にフッ素(F)などの活性
種を供給してごく薄い酸化膜ごと表面をエツチングする
。この後。
る。ドライ処理室(53)以外は第4図に示した装置構
成と同じである。第5図を用いて本発明の第2の実施例
を説明する。前記した実施例と同様の湿式処理を行ない
、更に希弗酸処理を行なって基板(51)を予備排気室
(52)を経てドライ処理室(53)に搬送する。ガス
導入口(54)には放電管(55)が接続されており、
この放電管は導波管(56)を介してマイクロ波電源(
57)とカップリングしている。放電管の他端からNF
、を導入し、バルブ(58)を調節して前記ドライ理室
(53)内圧力を0.2Torrにした後、マイクロ波
放電を行ない基板(51)上にフッ素(F)などの活性
種を供給してごく薄い酸化膜ごと表面をエツチングする
。この後。
予備排気室(59)をへてCVD室(60)4:、基板
(51)を搬送し、TE01とTEOAの熱分解による
減圧CVDでひ素添加ガラスを堆積し、熱処理して拡散
層を形成することは前記の例と全く同じである。
(51)を搬送し、TE01とTEOAの熱分解による
減圧CVDでひ素添加ガラスを堆積し、熱処理して拡散
層を形成することは前記の例と全く同じである。
本発明によれば、固相拡法を用いても制御性良く不純物
のドーピングを行なうことが出来る。これによりトレン
チ側壁へのドーピングなど、基板表面に垂直な面へのド
ーピングが微細パターンでも可能になり、プロセスの自
由度が大幅に増す。
のドーピングを行なうことが出来る。これによりトレン
チ側壁へのドーピングなど、基板表面に垂直な面へのド
ーピングが微細パターンでも可能になり、プロセスの自
由度が大幅に増す。
第1図は処理の違いにより基板表面に形成される酸化膜
の厚さが異なることを示す特性図、第2図は水洗によっ
て速やかに表面が酸化されることを示す特性図、第3図
は界面の酸化膜によって不純物の拡散が妨げられること
を示す特性図、第4図および第5図は本発明を実施する
為の装置の一例を説明する為の概略図である。 41・・・Si基板、 42、46.52.59・・・予備排気室、43.53
・・・ドライ処理室、44・・・ヒータ、45・・・S
i基板、47.510・CV D室。 51・・・51基板、 54・・・ガス導入口
、55・・・放電管、 56・・・導波管、5
7・・・マイクロ波電源、 58・・・バルブ。 第1図 第2図 第3図
の厚さが異なることを示す特性図、第2図は水洗によっ
て速やかに表面が酸化されることを示す特性図、第3図
は界面の酸化膜によって不純物の拡散が妨げられること
を示す特性図、第4図および第5図は本発明を実施する
為の装置の一例を説明する為の概略図である。 41・・・Si基板、 42、46.52.59・・・予備排気室、43.53
・・・ドライ処理室、44・・・ヒータ、45・・・S
i基板、47.510・CV D室。 51・・・51基板、 54・・・ガス導入口
、55・・・放電管、 56・・・導波管、5
7・・・マイクロ波電源、 58・・・バルブ。 第1図 第2図 第3図
Claims (6)
- (1)真空または気相中に於いて半導体基板表面の自然
酸化膜を除去する工程と、この表面に不純物をドーピン
グする工程とを備えたことを特徴とする半導体装置の製
造方法。 - (2)前記酸化膜の除去は、真空中で加熱することによ
り行なうことを特徴とする特許請求の範囲第1項記載の
半導体装置の製造方法。 - (3)前記酸化膜の除去は、弗素原子を含むガスをマイ
クロ波放電により励起し、これを前記半導体基板を載置
した真空容器内に導入することにより行なうことを特徴
とする特許請求の範囲第1項記載の半導体装置の製造方
法。 - (4)前記酸化膜を除去する工程と、不純物を含む薄膜
を形成する工程を同一の容器内で行なうか、または前記
基板がこの二つの工程間を大気に曝されることなく輸送
されることを特徴とする特許請求の範囲第1項記載の半
導体装置の製造方法。 - (5)前記不純物ドーピングの方法は固相拡散法により
行なうことを特徴とする特許請求の範囲第1項乃至第2
項記載の半導体装置の製造方法。 - (6)前記自然酸化膜は、大気中の放置あるいは、水洗
により生じる酸化膜である特許請求の範囲第1項記載の
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8408287A JPS63249332A (ja) | 1987-04-06 | 1987-04-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8408287A JPS63249332A (ja) | 1987-04-06 | 1987-04-06 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63249332A true JPS63249332A (ja) | 1988-10-17 |
Family
ID=13820567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8408287A Pending JPS63249332A (ja) | 1987-04-06 | 1987-04-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63249332A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53117963A (en) * | 1977-03-25 | 1978-10-14 | Toshiba Corp | Production of semiconductor device |
JPS57148344A (en) * | 1981-03-10 | 1982-09-13 | Nec Corp | Manufacturing equipment for semiconductor |
JPS58169907A (ja) * | 1982-03-30 | 1983-10-06 | Fujitsu Ltd | 薄膜生成装置 |
JPS5979532A (ja) * | 1982-10-29 | 1984-05-08 | Nec Corp | 半導体装置の製造方法 |
JPS60147123A (ja) * | 1984-01-11 | 1985-08-03 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS61256740A (ja) * | 1985-05-10 | 1986-11-14 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS624357A (ja) * | 1985-07-01 | 1987-01-10 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS6231124A (ja) * | 1985-08-01 | 1987-02-10 | Toshiba Corp | 表面処理方法 |
-
1987
- 1987-04-06 JP JP8408287A patent/JPS63249332A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53117963A (en) * | 1977-03-25 | 1978-10-14 | Toshiba Corp | Production of semiconductor device |
JPS57148344A (en) * | 1981-03-10 | 1982-09-13 | Nec Corp | Manufacturing equipment for semiconductor |
JPS58169907A (ja) * | 1982-03-30 | 1983-10-06 | Fujitsu Ltd | 薄膜生成装置 |
JPS5979532A (ja) * | 1982-10-29 | 1984-05-08 | Nec Corp | 半導体装置の製造方法 |
JPS60147123A (ja) * | 1984-01-11 | 1985-08-03 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS61256740A (ja) * | 1985-05-10 | 1986-11-14 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS624357A (ja) * | 1985-07-01 | 1987-01-10 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS6231124A (ja) * | 1985-08-01 | 1987-02-10 | Toshiba Corp | 表面処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4176003A (en) | Method for enhancing the adhesion of photoresist to polysilicon | |
US9240315B1 (en) | CVD oxide surface pre-conditioning by inductively coupled O2 plasma | |
US5968279A (en) | Method of cleaning wafer substrates | |
JP2804037B2 (ja) | ドライエッチング方法 | |
US6346489B1 (en) | Precleaning process for metal plug that minimizes damage to low-κ dielectric | |
US4330569A (en) | Method for conditioning nitride surface | |
US5543336A (en) | Removing damage caused by plasma etching and high energy implantation using hydrogen | |
JPS63249332A (ja) | 半導体装置の製造方法 | |
KR900004266B1 (ko) | 실리콘질화막의 건식엣칭방법 및 건식엣칭장치 | |
JPH10270434A (ja) | 半導体ウエーハの洗浄方法及び酸化膜の形成方法 | |
JPH01112731A (ja) | シリコン窒化膜のドライエッチング方法 | |
JP3384352B2 (ja) | 半導体装置の製造方法および不純物注入活性化処理装置 | |
JP2001308319A (ja) | 絶縁ゲート型化合物半導体装置 | |
JPH0630354B2 (ja) | Si表面の乾式による洗浄方法 | |
JPH0422123A (ja) | シリコン酸化膜のエッチング方法 | |
JPS6074441A (ja) | 半導体層の表面処理方法 | |
JP2983244B2 (ja) | 表面処理方法 | |
KR100280801B1 (ko) | 캐패시터의 유전체막 형성방법 | |
KR100358572B1 (ko) | 반도체소자의 산화막 형성방법 | |
JPH02237025A (ja) | 半導体装置の製造方法 | |
KR0168208B1 (ko) | 다중합체 제거방법 | |
JPH08115895A (ja) | 基板の洗浄方法 | |
JPH06349801A (ja) | 表面処理方法 | |
JPH11219907A (ja) | ウエハ処理装置および処理方法 | |
JP2599445B2 (ja) | 半導体装置の製造方法 |