JPS63249313A - 誘電体膜の製造法 - Google Patents

誘電体膜の製造法

Info

Publication number
JPS63249313A
JPS63249313A JP62083233A JP8323387A JPS63249313A JP S63249313 A JPS63249313 A JP S63249313A JP 62083233 A JP62083233 A JP 62083233A JP 8323387 A JP8323387 A JP 8323387A JP S63249313 A JPS63249313 A JP S63249313A
Authority
JP
Japan
Prior art keywords
dielectric film
adherend
film
sputtering
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62083233A
Other languages
English (en)
Other versions
JPH0810662B2 (ja
Inventor
純 桑田
洋介 藤田
任田 隆夫
雅博 西川
富造 松岡
阿部 惇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62083233A priority Critical patent/JPH0810662B2/ja
Publication of JPS63249313A publication Critical patent/JPS63249313A/ja
Publication of JPH0810662B2 publication Critical patent/JPH0810662B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulating Bodies (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 半導体装置、積層薄膜コンデンサ装置、エレクトロルミ
ネセンス装置などに用いられる誘電体膜製造法に関する
従来の技術 導電性を有する被付着体上にスパッタリング法で部分的
に誘電体膜を形成する方法は、一般的である。例えば、
酸化物膜、窒化物膜が金属膜上あるいは、酸化インジウ
ム錫(ITO)膜上に形成される。半導体装置における
ゲート酸化物層や、コンデンサ用誘電体層、あるいは、
エレクトロルミネセンス装置における絶縁体層を形成す
るために広く用いられている製造法である。スパッタリ
ング法としては、金属ターゲットとして例えばシリコン
やタンタルを用いてアルゴンと酸素するいは窒素との混
合ガスをスパッタガスとして用いてス、パフタして酸化
ケイ素、窒化ケイ素、五酸化タンタル膜を金属板あるい
は、XT−0膜付きガラス基板上に形成する反応性スパ
ッタリング法やターゲットとして酸化物あるいは窒化物
のセラミックターゲットを用いた高周波マグネトロンス
パッタリング法がある。
発明が解決しようとする問題点 金属板あるいは金属膜付き絶縁基板あるいは、!τ0膜
付きガラス基板を導電性被付着体として用いてスパッタ
リング法で誘電体膜を形成する際、導電性被付着体の付
着面に放電異常により大きな欠陥を生じさせる問題点が
ある。またIテ0膜付きガラス基板では、絶縁性マスク
を用いることによりミ気的開放状態にしてスパッタリン
グしなければ誘電体膜を成膜した際ITO透明導電膜が
黒化する。しかしながら、この場合、透光性を確保する
ために絶縁性マスクを用いた場合には、局°所的に放電
現象が起と#)ITO膜と誘電体膜−を破壊して第3図
、第4図に示したような点欠陥あるいは、樹枝状欠陥を
形成する問題点がある。
問題点を解決するための手段 本発明では、導電性を有する被付着体にスパッタリング
により誘電体膜を付着する際、スパッタリング工程と除
電工程を交互に行なうことKよシ誘電体膜を製造する。
作用 スパッタリング法で導電性被付着体に誘電体膜 ′を製
造する場合、放電を開始するに至る電荷量に達する前に
除電工程により電荷を補償し放電を防止し導電性被付着
体と誘電体膜の変質、欠陥発生を防止する。
実施例 実施例1 第1図に本発明にがかる一実施例を示す。被付着体1と
して酸化インジウム錫(ITO)透明電極を付けたガラ
ス基板を用い、誘電体膜を付着させる部分以外を絶縁性
ガラスマスク2で覆った。
被付着体とガラスマスクは、搬送治具3に設置し、誘電
体セラミックターゲット4の上を矢印方向に移動し、次
にイオンビームを被付着体に照射する機構を用いた除電
領域5を通過させ、次に再び誘電体セラミックターゲッ
ト6を通過し、さらに除電領域7を通過させた。この時
、スパッタガスとしては、アルゴンと酸素の混合ガスを
用い、スパッタリング方式は、高周波プレーナー(平板
型)マグネトロンスパッタリング法を用いた。基板は、
加熱ヒーターT8によって、2oo℃〜6oo℃までの
範囲で加熱された。スパッタ中のガス圧は、5X10 
 TOrr 〜2X10  TOrrとした。従来では
、誘電体膜を成膜したIτ0電極上で放電によル絶i破
壊し九点欠陥(第3図)あるいは、樹枝状欠陥(第4図
)が発生していたが、除電領域を設置したことによりこ
れらの欠陥が消滅し、誘電特性が広範囲で安定した。誘
電体セラミックターゲットとしては、Si、N4.ムl
!20. 、TIL205 #SrT iOP b T
 L Os −B ILTIL 206− P bNb
 206等′酸化物。
3# 窒化物を用いた。
実施例2 前記の第1図において示した除電領域の除電機構とは異
なる除電方法を示す。除電領域では、イオンビームを照
射するかわシに第2図に示したように1丁0透明電極1
!Lの付いたガラス基板1bの被付着0体にスパッタリ
ングにより誘電体膜を形成した際絶縁性マスクの内側に
設けたメタルマスク9を接地することにより除電する。
この方法を用いることにより、被付着体表面でスパッタ
リング中の放電異常が発生せず実施例1と同様の効果が
得られた。具体的には、第2図に示したようにガラスマ
スク2とメタルマスク9を両者ともガラス基板1bに設
置し、スパッタリング領域では、′メタルマスク9は電
気的に開放状態とし、除電領域でアース電位になるよう
Kした。この際、スパッタリング時に絶縁性のガラスマ
スクがメタルマスクよシ付着面の外側に出ていることに
よりマスフ端での点欠陥発生を防止した。
実施例3 実施例1と同様にスパッタリングにより誘電体膜を形成
する第1工程とイオンビーム照射による第2工程を第6
図に示すような装置を用いて、導−電性被付着体を矢印
方向に往復させ交互に行なった。この場合も実施例1と
同様に、均一で欠陥の少ない誘電体膜を導電性被付着体
上に形成できることを確認した。
発明の効果 本発明により、導電性基板あるいは透明導電膜付きガラ
ス基板上に無欠陥の誘電体膜を製造でき、半導体装置、
エレクトロルミネセンス装置用高信頼性誘電体膜を供給
できる。
【図面の簡単な説明】
第1図は本発明にかかる誘電体膜製造法の一実施例を示
す概要図、第2図は本発明にかかる一実施例の説明図、
第3図、第4図は従来の誘電体膜製造法を用いた不良モ
ードをそれぞれ示した図、第6図は本発明にかかる誘電
体膜製造法の一実施例を示す概要図である。 1・・・・・・導電性被付着体、2・・・・・・ガラス
マスク、a・・・・・・搬送治具、4・・・・・・誘電
体セラミックターゲット。 f−一雫1電+Vイーーイ】−号11λに2−−−11
フス7χり 5.7−−−イ不ソピ゛−4 8−−−Jrj舶こ一タ 第 2 図 9−□メタル7λり 第3図 第4図 1−@電J・主波イn(玉 4−fx4ti本でうZ・ン7ターゲlト5−−−4T
ンど−4

Claims (5)

    【特許請求の範囲】
  1. (1)電気的に開放状態にした導電性を有する被付着体
    にスパッタリングにより誘電体膜を形成する第1工程と
    該被付着体の被付着面を除電する第2工程とを交互に複
    数回行うことを特徴とする誘電体膜の製造法。
  2. (2)第1工程において絶縁性マスクを用いて前記被付
    着体の一部に誘電体膜を形成することを特徴とする特許
    請求の範囲第1項記載の誘電体膜の製造法。
  3. (3)第2工程において被付着体にイオンビームを照射
    することにより行うことを特徴とする特許請求の範囲第
    1項又は第2項記載の誘電体膜の製造法。
  4. (4)第2工程において被付着体の導電性を有する部分
    を電気的に接地することを特徴とする特許請求の範囲第
    1項又は第2項記載の誘電体膜の製造法。
  5. (5)導電性を有する被付着体として透明導電膜付きガ
    ラス基板を用いることを特徴とする特許請求の範囲第1
    項、第2項、第3項又は第4項記載の誘電体膜の製造法
JP62083233A 1987-04-03 1987-04-03 誘電体膜の製造法 Expired - Lifetime JPH0810662B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62083233A JPH0810662B2 (ja) 1987-04-03 1987-04-03 誘電体膜の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62083233A JPH0810662B2 (ja) 1987-04-03 1987-04-03 誘電体膜の製造法

Publications (2)

Publication Number Publication Date
JPS63249313A true JPS63249313A (ja) 1988-10-17
JPH0810662B2 JPH0810662B2 (ja) 1996-01-31

Family

ID=13796607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62083233A Expired - Lifetime JPH0810662B2 (ja) 1987-04-03 1987-04-03 誘電体膜の製造法

Country Status (1)

Country Link
JP (1) JPH0810662B2 (ja)

Also Published As

Publication number Publication date
JPH0810662B2 (ja) 1996-01-31

Similar Documents

Publication Publication Date Title
US4721631A (en) Method of manufacturing thin-film electroluminescent display panel
US7517562B2 (en) Deposition method using a uniform electric field
US5445711A (en) Low resistance, thermally stable electrode structure for electroluminescent displays
JPH08181135A (ja) 半導体装置の製造方法
CN1089756A (zh) 半导体器件及其制造方法和透明导电薄膜的制造方法
TW457392B (en) Active matrix substrate
US4419385A (en) Low temperature process for depositing an oxide dielectric layer on a conductive surface and multilayer structures formed thereby
JP2888380B2 (ja) 薄膜エレクトロルミネッセンス装置及びその製造方法
US4880661A (en) Method of manufacturing a thin-film electroluminescent display element
US5188901A (en) Electroluminescent panel having a fluoroesin layer
JP3015740B2 (ja) 超伝導薄膜の形成方法
JPH09258247A (ja) 液晶表示装置の製造方法および成膜装置
JPS63249313A (ja) 誘電体膜の製造法
JPS6083373A (ja) 薄膜トランジスタアレイとその製造方法
JPH0773738A (ja) 透明導電膜およびその製造方法
US4146309A (en) Process for producing evaporated gold films
JPH10265953A (ja) スパッタ膜、液晶素子及びこれらの製造方法
JP2605739B2 (ja) 強誘電薄膜の形成方法
KR100473225B1 (ko) 알루미늄 금속층과 투명도전성 금속층의 접촉구조와 그를 위한 제조방법
EP0109589A1 (en) Electroluminescent thin film display device
CN100499110C (zh) 薄膜晶体管基板
Lessor et al. Thin-film circuit technology: Part I—thin-film RC networks
KR100332127B1 (ko) 반도체 소자의 도전층 형성방법
JPH10335310A (ja) 半導体素子の製造方法
JP2679322B2 (ja) 2重絶縁薄膜エレクトロルミネセンス装置の製造方法