JPS6324642A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6324642A
JPS6324642A JP16873786A JP16873786A JPS6324642A JP S6324642 A JPS6324642 A JP S6324642A JP 16873786 A JP16873786 A JP 16873786A JP 16873786 A JP16873786 A JP 16873786A JP S6324642 A JPS6324642 A JP S6324642A
Authority
JP
Japan
Prior art keywords
layer wiring
insulating film
wiring
contact hole
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16873786A
Other languages
English (en)
Inventor
Hajime Arai
新井 肇
Shigeru Harada
繁 原田
Kenji Saito
健二 斉藤
Takeshi Noguchi
武志 野口
Katsuhiro Hirata
勝弘 平田
Eisuke Tanaka
英祐 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16873786A priority Critical patent/JPS6324642A/ja
Publication of JPS6324642A publication Critical patent/JPS6324642A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用性!ff] この発明は半導体装置に関し、特に絶縁膜で隔てられた
配線間のコンタクト構造に関するものである。
[従来の技術] 第3図は、従来の半導体装置を示す断面図で、多層配線
を採用したデバイスを示している。
図において、シリコン基板1表面に拡散層2が形成され
ており、シリコン基板1表面および拡散層2表面にCV
D法などにより絶縁膜3が形成されている。絶縁膜3に
、エツチングによって拡散層2とのコンタクトをとるた
めの第1のコンタクトホール7が設けられている。コン
タクトホール7表面および絶縁膜3表面にスパッタ法な
どを用いて、たとえばアルミニウムの導電膜を形成し、
この導電膜から写真製版とエツチングによって第1層配
線40が形成されている。第1層配線40表面および絶
縁膜3表面にCVD法などにより層間絶縁膜5が形成さ
れている。第1のコンタクトホール7の上部において層
間絶縁膜5に、エツチングによって第1層配線40との
コンタクトをとるための第2のコンタクトホール8が設
けられている。第2のコンタクトホール8表面および層
間絶縁膜5表面にスパッタ法などを用いて、たとえばア
ルミニウムの導電膜を形成し、この導電膜から写真製版
とエツチングによって第2層配線60が形成されており
、このようにして第2@配線60と第1層配線40との
コンタクトをとっている。
この場合には、第1のコンタクトホール7の上部に第2
のコンタクトホール8を設けるので、半導体装置の構造
を微細化することが可能であり、また、第2のコンクト
ホール8を第1のコンタクトホール7の上部に設けない
という制約がなくなるので、その分設針の自由度を増す
ことができる。
第4図は、従来の他の半導体装置を示す断面図で、多層
配線を採用したデバイスを示している。
図において、第1のコンタクトホール7表面および絶縁
膜3表面にスパッタ法などを用いて、たとえばアルミニ
ウムの導電膜を形成し、この導電膜から写真製版とエツ
チングによって第1層配線41が形成されている。第1
層配線41表面および絶縁膜3表面にCVD法などによ
り層間絶縁膜5が形成されている。第1のコンタクトホ
ール7の上部以外の部分において層間絶縁膜5に、エツ
チングによって第1層配線41とのコンタクトをとるた
めの第2のコンタクトホール8が第1のコンタクトホー
ル7と間隔を隔てて設けられている。
第2のコンタクトホール8表面および層間絶縁膜5表面
にスパッタ法などを用いて、たとえばアルミニウムの導
電膜を形成し、この導電膜かう写真製版とエツチングに
よって第2層配線61が形成されており、このようにし
て第2層配線61と第1層配線41とのコンタクトをと
っている。
[発明が解決しようとする問題点] 第3図に示した半導体装置では、第1のコンタクトホー
ル7の−1−、部に第2のコンタクトホール8を形成し
て第2層配線60と第1層配線40とのコンタクトをと
るようにしているが、第2層配線60を通常のスパッタ
法で形成する場合、第2層配線60と′5j41層配線
40とのコンタクト部で導電路として十分な膜厚のアル
ミニウムが第1層配線40に被覆されず、第2層配線6
0と第1層配線4Gとのコンタクト不良が発生しやすい
という問題点があった。
また第4図に示した半導体装置では、上記のような問題
点はないものの、第2のコンタクトホール8が第1のコ
ンタクトホール7の上部に設けられていな0ので、第3
図の構造に比べて、半導体装置の構造の微細化が困難で
あるとともに、その分設計上の自由度が小さくなるとい
う問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、半導体装置の構造の微細化ができるとともに
、絶縁膜で隔てられた配線間の良好なコンタクトを持つ
半導体装置を得ることを目的とする。
[問題点を解決するための手段] この発明に係る半導体装置は、半導体基板表面に第1の
絶縁膜を形成し、第1の絶縁膜表面に第1層配線を形成
し、第1の絶縁膜表面および第1層配線表面に第2の絶
縁膜を形成し、第2の絶縁膜にコンタクトホールを設け
、その中に第1層配線の端部が現われるようにし、コン
タクトホール表面および第2の絶縁膜表面に第2層配線
を形成したものである。
[作用] この発明においては、第1の絶縁膜表面および第1層配
線表面に形成された第2の絶縁膜に、コンクトホールを
その中に第1層配線の端部が現われるように形成するの
で、第2層配線と第1層配線との接触面積を増すことが
できるとともに、コンタクトホールでの第1層配線に対
する第2層配線の被覆性を向上することができる。
[実施例] 以下、この発明の実施例を図について説明する。
なお、この実施例の説明において、従来の技術の説明と
重複する部分については適宜その説明を省略する。
第1図は、この発明の実施例である半導体装置の構造を
示す断面図で、多層配線を採用したデバイスを示してい
る。
この実施例の構成が、第3図の半導体装置の構成と異な
る点は以下の点である。すなわち、第1層配線40表面
および絶縁膜3表面に形成された層間絶縁膜5に、エツ
チングによってアルミニウムの導電膜からなる第1層配
線40とのコンタクトをとるための第2のコンタクトホ
ール8が第1のコンタクトホール7から少しオフセット
して設けられており、この第2のコンタクトホール8中
に第1層配線40の側端面40aおよび」二面40bが
現われている。第2のコンタクトホール8表面、第1層
配線40表面および層間絶縁膜5表面にスパッタ法など
を用いて、たとえばアルミニウムの導電膜を形成し、こ
の導電膜から写真製版とエツチングによって第2層配線
62が形成されている。
このように第2のコンタクトホール8を第1のコンタク
トホール7から少しオフセットする構造によって、第4
図に示した半導体装置に比べて微細化が可能である。
またこの場合、第2層配線62を第1層配し!A40の
上面40bのみでなく側端面40aともコンタクトする
ことができ、これによって第2層配線62と第1層配線
40との接触面積を大きくすることができる。たとえば
、1μm径の円形の第2のコンタクトホール8の中央に
第1層配線40の側端面40aがあり、第1層配線40
の膜厚が1μmとすれば、第4図の構造において第2層
配線61と第1層配線41との接触面積が約0. 8μ
mzであるのに対して、第2層配線62と第1層配線4
0との接触面積を1.4μm2に増加することができる
また、第1層配線40の側端面40aの高さと、この側
端面40aと対向する層間絶縁膜5の側端面5aの高さ
とが同程度であるため、第2のコンタクトホール8での
第1層配線40に対する第2層配線62の被覆性が向上
する。
また、この発明は、第2のコンタクトホール8を第1の
コンタクトホール7から少しオフセットして設け、第2
層配線162と、第2のコンタクトホール8中に現われ
た第1層配線40とのコンタクトをとるという簡単な構
造なので、この発明は従来と同一の製造フローで容易に
実現でき、このようにして第2層配線62と第1層配線
40との良好なコンタクトを得ることができる。
第2図は、この発明の他の実施例である半導体装置の構
造を示す断面図で、一般に第1層配線と第2層配線とが
絶縁膜で隔てられる場合に配線間のコンタクトを得る例
を示している。
この実施例が、第1r!gJの半導体装置の構成と異な
る点は以下の点である。すなわち、絶縁膜3表面にアル
ミニウムの導電膜からなる第1層配線42が形成されて
おり、第1層配線42表面および絶縁膜3表面に層間絶
縁膜5が形成されている。
この層間絶縁膜5に第1層配線42とコンタクトをとる
ためのコンタクトホール80が第1層配線42から少し
オフセットして設けられており、このコンタクトホール
80中に第1層配線42の側端面42aおよび上面42
bが現われている。コンタクトホール80表面、第1層
配線42表面および層間絶縁膜5表面にアルミニウムの
導電膜からなる第2層配線62が形成されている。
この場合にも、第1図の構造の場合と同様、第2層配線
62と第1層配線42との接触面積を大きくすることが
できるとともに、コンタクトホール80での第1層配線
42に対する第2層配線62の被覆性を向上することが
できる。このようにして、第2層配線62と第1層配線
42との良好なコンタクトを得ることができる。
なお、上記実施例では、第1層配線および第2層配線が
アルミニウムからなる膜である場合について示したが、
これらの配線は、アルミニウムを含む合金、高融点金属
、金属シリサイドおよびポリシリコンのうち一種からな
る膜または二種以上からなる多層膜であってもよく、こ
れらの場合にも上記実施例と同様の効果を奏する。
[発明の効果] 以上のようにこの発明によれば、半導体基板表面に第1
の絶縁膜を形成し、第1の絶縁膜表面に第1層配線を形
成し、第1の絶縁膜表面および第1層配線表面に第2の
絶縁膜を形成し、第2の絶縁膜にコンタクトホールを設
け、その中に第1層配線の端部が現われるようにし、コ
ンタクトホール表面および第2の絶縁膜表面に第2層配
線を形成するようにしたので、第2層配線と第1層配線
との接触面積を増すとともに、コンタクトホールでの第
1層配線に対する第2層配線の被覆性を向上することが
でき、このため、半導体装置の構造が微細化ができると
ともに、絶縁膜で隔てられた配線間の良好なコンタクト
を持つ半導体装置をjすることができる。
【図面の簡単な説明】
第1図は、この発明の実施例である半導体装置の構造を
示す断面図である。 第2図は、この発明の他の実施例である半導体装置の構
造を示す断面図である。 第3図は、従来の半導体装置の構造を示す断面図である
。 第4図は、従来の他の半導体装置の構造を示す断面図で
ある。 図において、1はシリコン基板、2は拡散層、3は絶縁
膜、40.42は第1層配線、5は層間絶縁膜、62は
第2層配線、7は第1のコンタクトホール、8は第2の
コンタクトホール、80はコンタクトホールである。 なお、各図中同一符号は同一または相当部分を示す。 箔1図 筋2図

Claims (4)

    【特許請求の範囲】
  1. (1)半導体基板と、 前記半導体基板表面に形成される第1の絶縁膜と、 前記第1の絶縁膜表面に形成される第1層配線と、 前記第1の絶縁膜表面および前記第1層配線に形成され
    る第2の絶縁膜とを備え、 前記第2の絶縁膜にコンタクトホールが設けられ、該コ
    ンタクトホール中に前記第1層配線の端部が現われるよ
    うになっており、 前記コンタクトホール表面および前記第2の絶縁膜表面
    に形成される第2層配線とを備えた半導体装置。
  2. (2)前記第1の絶縁膜に別のコンタクトホールが設け
    られており、前記第1層配線は該別のコンタクトホール
    表面および前記第1の絶縁膜表面に形成される特許請求
    の範囲第1項記載の半導体装置。
  3. (3)前記第1層配線は、アルミニウム、アルミニウム
    を含む合金、高融点金属、金属シリサイドおよびポリシ
    リコンのうち一種からなる膜または二種以上からなる多
    層膜である特許請求の範囲第1項または第2項記載の半
    導体装置。
  4. (4)前記第2層配線は、アルミニウム、アルミニウム
    を含む合金、高融点金属、金属シリサイドおよびポリシ
    リコンのうち一種からなる膜または二種以上からなる多
    層膜である特許請求の範囲第1項または第2項記載の半
    導体装置。
JP16873786A 1986-07-16 1986-07-16 半導体装置 Pending JPS6324642A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16873786A JPS6324642A (ja) 1986-07-16 1986-07-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16873786A JPS6324642A (ja) 1986-07-16 1986-07-16 半導体装置

Publications (1)

Publication Number Publication Date
JPS6324642A true JPS6324642A (ja) 1988-02-02

Family

ID=15873480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16873786A Pending JPS6324642A (ja) 1986-07-16 1986-07-16 半導体装置

Country Status (1)

Country Link
JP (1) JPS6324642A (ja)

Similar Documents

Publication Publication Date Title
JP2647188B2 (ja) 半導体装置の製造方法
JPH11340320A (ja) 半導体装置
JPS6324642A (ja) 半導体装置
JPS58213449A (ja) 半導体集積回路装置
JP3249071B2 (ja) 半導体装置の製造方法
JPH0230137A (ja) 半導体装置の配線形成方法
JPH02161755A (ja) 半導体装置
JPS6340347A (ja) 半導体集積回路装置
JPH02183536A (ja) 半導体装置
JPH02111052A (ja) 多層配線形成法
JPH04109654A (ja) 半導体装置及びその製造方法
JPH0434955A (ja) 集積回路装置
JPS6347952A (ja) 半導体装置
JPH08274169A (ja) 半導体装置
JPH07153756A (ja) 半導体集積回路装置
JPS6049651A (ja) 半導体集積回路装置
JPH03116852A (ja) 半導体装置
JPH03163828A (ja) 半導体装置
JPS61253832A (ja) 半導体装置
JPH04717A (ja) 半導体装置およびその製造方法
JPS6340344A (ja) 半導体装置
JPH01312854A (ja) 半導体集積回路の多層配線構造の製造方法
JPS61188946A (ja) 多層配線半導体集積回路
JPH0613376A (ja) 半導体集積回路装置
JPH03101132A (ja) 多層配線構造