JPS63244740A - エツチング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高密度集積回路に要するエツチング方法に関す
るものである。

従来の技術 従来、半導体基板に深師を形成するトレンチエツチング
はシリコン酸化膜をマスクとしてエツチングされている
。一方ダイナミックランダムアクセスメモリ−（ＤＲＡ
Ｍ）の分野では高密度化に伴い、トレンチキャパシター
上にＳｉＯ２の埋め込み式分離を用いる方法がある。こ
の方法においては、メモリーの周辺回路ではキャパシタ
ーは存在しないため前記深再は形成せず、素子間分離の
ための浅い溝のみである。この深い溝と浅い轡を自己整
合的に形成するために浅い溝全形成した後、浅い碑のみ
を形成する部分にレジストを選択的に形成し、更にエツ
チングを加えることによシメモリ一部の深韓を形成する
方法がある。この方法では深再側面にイオン注入する工
程と、深絢の追加エツチングを施す工程と絢底部に垂直
にチャンネルストッパー用のポロ／イオン？注入する工
程を持つ。追加エツチングとボロンイオン注入は前記シ
リコン酸化膜と前記レジストをマスクとして行われる。

発明が解決しようとする問題点 上記、従来の技術において第１回目の深い隣を形成した
後では、この形成工程で再側面に堆積物が存在する。こ
のため次に行うイオン注入の工程において、この堆積物
がマスクとなるため側壁のイオン注入層の濃度の制御は
困難である。一方、この堆積物の除去のために洗浄工程
を通すと、マスクとなるレジストが除去される。再度マ
スクとなるレジストを形成するのにポジレジストを使う
と、レジストパターン形成のための露光用の光が深い溝
底部まで充分に届かないため、深い溝底部はレジスト残
りが生じる。すなわち、深い溝部のポジレジスミｆ除去
するためには、この再部分のレジストを露光するが、深
い構部底部にまで光が届かず、正確なレジストパターン
の形成が困難テある。

問題点を解決するための手段 上記問題点を解決するために本発明では、マスクを用い
て半導体基板をエツチングし、このエツチングによる堆
積物除去のための洗浄工程の後、ネガ形レジストによシ
バターンを形成する。ネガ形レジストパターン形成後、
イオン注入を行うと深い溝側面の堆積物が除去されてい
て、しかもネガ形のため溝底部にレジストが残ることが
なく、イオン注入層が制御よく形成できる。

作　　用 本発明によれば、深い再形成後、洗浄工程を通すことに
よシ、深い溝側面に堆積した堆積物が除去され、ネガ形
レジストを使用してレジストパターンを形成することに
より、深い４部の除去すべき部分のレジストに露光する
必要がなく、深い溝部上のレジスＨ−確実に除去して高
精度にレジストパターンを形成できる。したがって、深
い溝内に不要なレジスト残シ等が発生せず、レジストパ
ターンをマスクとして溝内へのイオン注入等が制御性よ
く行うことができる。

実施例 以下実施例により詳細に説明する。第１図〜第９図は本
発明によるＤＲＡＭのだめの深溝作成を工程順に示した
ものである。

Ｐ型の（１００）面を有する半導体シリコン基板１の上
にＣＶＤ法によ勺シリコン酸化膜を１μｍ成長させ、リ
ングラフィ工程を経て、所望の位置にシリコン酸化膜２
のパターンを残す（第１図）。

このシリコン酸化膜２をマスクとしてシリコン基板をエ
ツチングし、比較的浅い擲３および牌４を形成する（第
２図）。ここで、擲３はトレンチキャパシター形成部で
深い溝がさらに形成される部分で、＃＄４は深い擲形成
の不要なたとえば周辺回路部分である。

ＣＶＤ法によシリコン酸化膜５を堆積させた後リングラ
フィ工程を経てレジストパターン６を形成する（第３図
）。この工程では、絢３，４は浅いため、レジストは通
常のポジレジストを用いても露光１１は除去部分に十分
大シ込み′＃ＩＩ４上のレジストは確実に除去される。

ＲＩＥ（リアクティブ　イオン　エツチング）法によシ
、シリコン酸化膜６を垂直方向からエツチングし、隣４
の壁面部のみ残し酸化膜５からなるサイドウオール７を
形成する（第４図〕。シリコン酸化膜２、レジスト６、
サイドウオール７をマスクにして、シリコン基板１を再
度エツチングし、トレンチキャパシター用の深溝９を形
成する。この深いエツチング工程で縛９の側壁には堆積
物８が付随して形成される（第６図）。硫酸、過酸化水
素の混合液によシ堆積物８を確実に除去する（第６図）
。このときレジストパターン６も同時に除去される。

こうしたのち、ネガ形レジストを全面に塗布し、露光、
現像することによりレジストパターン１゜を形成し、次
にＡｍ　を７度の角度でウェハーを回転させながら注入
することによシＡＢ注入層１１を形成する（第７図）。

この工程においては、ネガレジストを用いるため、残す
部分に露光１２を照射すればよく、除去部分は露光され
ないため、＃１９の部分のレジストは現像工程で確実に
除去され、レジスト残シは生じない。なお、この工程に
おいて、レジスト６としてポジ形レジストを用いれば、
前述のごとくレジストパターンθ形成用のマスクと反転
マスクをレジストパターン１０の形成用に用いればよい
し、レジスト６としてネガ形レジストを用いれば、レジ
ストパターン６形成のだめのマスクとレジストパターン
１ｏの形成マスクとは同一でよい。すなわち、同一のフ
ォトリソグラフィーの工程でレジストパターン６．１０
が形成でき、一層好都合である。このように、レジスト
パターン６が除去されてしまった後も、容易に再びマス
クとなるレジストパターン１０を形成することができる
。

こうしたのち、酸化膜２．サイドウオール７゜レジスト
１ｏをマスクにしてシリコン基板２を追加エツチングし
てエツチング部１２を形成しく第８図）、さらにＢ＋イ
オンを垂直に溝の底部に注入し、チャンネルストッパー
となるボロン注入層１３を形成する（第９図）。

こうしたのち、溝内にトレンチキャパシター用の電極が
形成され、基板１にはＭＯＳトランジスタが形成され、
高密度大容量のＤＲＡＭを作成することが可能となる。

発明の効果 本発明によシ、深溝内部の堆積物が確実に除去できるた
め、イオン注入による注入層が制御良く形成できトレン
チキャパシター等の形成において再現性良く歩留シを向
上でき、高密度半導体集積回路の製造に大きく寄与する
ものである。

【図面の簡単な説明】

第１図〜第９図は本発明の一実施例にかかる深溝形成工
程断面図である。 １・・・・・・シリコン基板、２・・・・・・シリコン
酸化膜、３・・・・・・害、４・・・・・・溝、６・・
・・・・シリコン酸化膜、６・・・・・・レジストパタ
ーン、７・・・・・・サイドウオール、８・・・・・・
堆積物、９・・・・・・深溝、１０・・・・・・レジス
トパターン、１１・・・・・・Ａｓ注入層、１２・・・
・・・エツチング部、１３・・・・・・Ｂ注入層。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第４図 第７図 第　９　図 ８”ｊ／ｊ １３Ｂ注ス１

Claims (2)

【特許請求の範囲】
1. （１）半導体基板上にマスクを選択的に形成し、前記マ
   スクを用いて前記半導体基板をエッチングする工程と、
   前記エッチングによる堆積物と前記マスクを除去する工
   程と、全面にネガ形レジストを塗布し、選択的にネガレ
   ジストパターンを形成する工程と、前記ネガ形レジスト
   パターンをマスクにして半導体基板をエッチングする工
   程とを有することを特徴とするエッチング方法。
2. （２）マスクの少くとも一部がレジストパターンよりな
   ることを特徴とする特許請求の範囲第１項記載のエッチ
   ング方法。