JPS63244634A - 電気接続構造 - Google Patents

電気接続構造

Info

Publication number
JPS63244634A
JPS63244634A JP62075784A JP7578487A JPS63244634A JP S63244634 A JPS63244634 A JP S63244634A JP 62075784 A JP62075784 A JP 62075784A JP 7578487 A JP7578487 A JP 7578487A JP S63244634 A JPS63244634 A JP S63244634A
Authority
JP
Japan
Prior art keywords
electrode
face
glass plate
substrate
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62075784A
Other languages
English (en)
Inventor
Yoshinori Arao
荒尾 義範
Yoshiro Takahashi
高橋 良郎
Toshimitsu Yamashita
山下 俊光
Yasuo Iguchi
泰男 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP62075784A priority Critical patent/JPS63244634A/ja
Publication of JPS63244634A publication Critical patent/JPS63244634A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電気接続構造に関し特に例えばELディスプレ
イパネルのICチップ搭載基板電極とELパネル電極の
ように、相互間の落差が大きい場合に有効な電気接続方
法に関する。
〔従来の技術〕
以下、従来の電気接続構造の一例として、ELディスプ
レイパネルに用いられたものにつき説明する。従来の電
気接続構造を用いて形成されたELディスプレイパネル
の一例は、本出願人によ°る、特願昭61−12129
1号に開示されている。
第2図および第3図は上記特許願に記載された従来のE
Lディスプレイパネルの断面図および分解斜視図である
。このELディスプレイパネルはガラス板31と、ガラ
ス板31上に形成された透明電極パターン32、発光層
33および電極パタターン34とを有する。透明電極パ
ターン32および電極パターン34はガラス板31上の
電極に接続されている。透明電極パターン32、発光層
33および電極パターン34は封止板35に覆われてい
る。封止板35はガラス板31に接着剤36で接合され
、固定されており封止板35とガラス板31との間に密
閉された空間が形成されている。
封止板35とガラス板31の間の空間にドライバーIC
チップ37を搭載した有機材料の基板38が配され、該
基板38とガラス板31の接続が封止板35とガラス板
31の間の空間内で行なわれている。チップ37の電極
と基板38の電極39はワイヤ40を用いてワイヤボン
ディング接続されている。またガラス板31と基板38
の電極相互間もワイヤ40でワイヤポンディグ接続され
ている。ガラス板31に接続された外部取出しのための
リード線41は封止板35のコネクター42に接続され
ている。
封止板35とガラス板31の間の空間には除湿剤を混入
した防湿油が充填されており、これにより発光層の湿度
による劣化防止が図られている。
尚、接着剤43は基板38の周縁部のうち、ワイヤボン
ディングが行なわれる部分(第3図で手前側の辺および
左側の辺)には連続的に設けられ、それ以外の部分はと
ころどころに設けられている。
ワイヤボンディングが行なわれる部分に接着剤が連続的
に施されているのは、ワイヤボンディングの際に超音波
が基板に沿って伝搬するのを防ぐためである。一方ワイ
ヤボンディングが行なわれる部分以外では接着剤が断続
的に施されているのは、基板38とガラス板31の間に
後述の防湿油が侵入するのを可能にするためである。
〔発明が解決しようとする問題点〕
ガラス板31と基板38の電極相互間はワイヤ40でワ
イヤボンディング接続しているが、基板38は厚さが例
えば約o、amあり、また基板38とガラス板31との
間の接着剤43は防湿油を侵入させる必要があるため例
えば約0.6mの厚さがある。
このためガラス板31と基′板38のワイヤボンディン
グは、例えば約1.2 mmの落差がある部相互間で行
なっていた。しかるに、通常のワイヤボンディングの第
1ボンド点と第2ボンディング点の落差は最大でも約o
、6mであり、約1.2 asという大きな落差の部相
互間でワイヤボンディングすると、ワイヤボンディング
のタイミングがくろいワイヤの密着力が弱くなったり、
ワイヤループの形状が悪くなってワイヤボンディング中
やワイヤボンディング後にワイヤ切れが発生してしまう
等の理由で接続の信頼性が低いという問題であった。
本発明は、接続の信頼性が高い電気接続構造を提供する
ことを目的とする。
〔問題点を解決するための手段〕
本発明の電気接続構造は、第1の面上の電極と、上記第
1の面よりも低い第2の面上の電極とを電気的に接続す
る構造において、上記第2の面上の電極上に配設され、
その下面上の電極が上記第2の面上の電極に接続され、
その上面上の電極がスルーホールを介して上記下面上の
電極と接続された接続補助基板と、上記接続補助基板の
上面の電極と上記第1の面上の電極とを接続するボンデ
ィングワイヤとを備え、上記接続補助基板の上面上の電
極と上記第1の面上の電極との落差が、上記第2の面上
の電極と上記第1の面上の電極との落差よりも小さいこ
とを特徴とするものである。
〔作 用〕
上記のように、接続補助基板を設ける結果、ボンディン
グワイヤは相互間の落差が小さい(もしくは無い)ボン
ド点相互間を接続すればよく、ワイヤボンディングのタ
イミングが狂ってワイヤの密着力が弱くなったり、ワイ
ヤループの形状が悪くなってワイヤボンディング中やワ
イヤボンディング後にワイヤ切れが発生してしまう等の
問題が生じぜず、接続の信頼性が高まる。
〔実施例〕
以下、本発明をELディスプレイパネルに適用した実施
例について説明する。
第1図および第5図は本発明の一実施例の電気接続構造
を備λたELディスプレイパネルの断面図であり、第1
図は第5図の封止板24を取付ける前の状態を示′¥。
図示のようにこの実施例のELディスプレイパネルは、
ガラス板4と、ガラス板4上に形成された透明電極パタ
ーン1、発行層2および電極パターン3とを有する。透
明電極パターン1および電極パターン3はガラス板4上
の電極に接続されている、透明電極パターン1、発光層
2および電極パターン3は封止板17に覆われている。
封止板17はガラス板2に接着剤19で接合され、固定
されており、封止板17とガラス板2との間に密閉され
た空間が形成されている。
封止板17どガラス板2の間の空間に、ドライバーIC
チップ7を搭載したフレキシブル配線基板5が配され、
該基板5とガラス板4の接続が封止板17どガラス板4
の間の空間内で行なわれている。
基板5は有機系の材料のものでも無機系の材料のもので
もよい。また、基板3の厚さは例えば0.6mである。
チップ7の電極と基板5の電極はワイヤ9を用いてワイ
ヤボンディング接続されている。
ガラス板4上の電極3の部分には、電極3に対応した電
極13a、13bを下面および上面に有し、これらが互
いにスルーホール14で接続された両面スルーホール接
続補助基板15が設けられている。この接続補助基板1
5は耐熱性のもので材料は有機系のものでも無機系のも
のでもよく、また厚さは例えば0.6mである。補助基
板15は異方導電性接着剤16でガラス板4上に接合さ
れている。接着剤16の層は厚さが例えば0.2mmで
ある。 補助基板15の上面と配線基板5の上面との落
差は、ガラス板4の上面と配線基板5の上面との落差よ
り小さく、図示の例では、0.6+0.6−0.6−0
.2−0.471aである。
従って、これら相互間のワイヤボンディングは容易にか
つ確実に行なうことができる。即ち、ワイヤボンディン
グのタイミングが狂うことがなく、またワイヤの密着力
が強くなり、ループ形状のよい、信頼性の高いワイヤボ
ンディングが形成できる。
なお異方導電性接着剤16は接着性、導電性、絶縁性の
3つの機能を有した高分子材料で、導体と導体の間にこ
の異方導電性接着剤を挟んで熱圧着するとその厚み方向
(圧力を加えた方向)には導電性を有し、面方向には絶
縁性を有するという電気的異方性を持つ。この結果、対
向する面相豆量の永久接着、対向する電極間の導通およ
び隣接する電極パターン間の絶縁が同時に出来る。
ボンディングワイヤ9は補助基板15の上面の電極13
bと配線基板5の配線パターン6とを接続するように設
けられ、このボンディングワイヤ6およびボンディング
ワイヤ6と電極13b1配線パターン6との接続部は樹
脂モールド10により封止されている。
次に、上記のようなElディスプレイパネルの製造方法
を説明する。
まず、透明電極パターン1、発光層2および電極パター
ン3が形成されたELディスプレイパネルガラス板4を
用意する。一方、基板5に、配線パターン6を形成し、
ドライバーICチップ7をペアチップの状態で接着剤8
を用いて基板5に固定し搭載する。また、デツプ7の電
極と基板5の電極とをワイヤ9によってワイヤボンディ
ング接続する。ワイヤボンディングの後、必要に応じて
、樹脂モールド10によりチップ7およびワイヤ9を封
止する。次に外部への取出しのためのリード11を半田
付けする。この基板5をガラス板4に適当な隙間(例え
ば0.6m)12aを持たせるようにして接着剤12で
固定する。その後、第4図に示すような、ガラス板4上
の電極3に対応した電極13a、13bを両面に配し、
その電極13a、13b間を、スルホール14で接続し
た接続補助基板15を用意する。この補助基板15とガ
ラス板4の間に厚さ0.2.の異方導電性接着剤16を
挟み、補助基板15とガラス板4の電極位置合せを行な
った後、必要条件で熱圧着する。これにより、補助基板
15とガラス板4の電極間を導通させるともに補助基板
15とガラス板4を接合する。その後、補助基板15上
の電極13bと配線基板5上の配線パターン6をワイヤ
9でワイヤボンディング接続する。その後必要に応じて
樹脂モールド70でワイヤ9を封止する。
次に第5図に示すように封止板17をガラス板4に貼り
付ける。これに際し、外部取り出しのためのリード線1
1を封止板17にとりつけたコネクター18に接続し、
その後、封止板17をガラス板4に接着剤19で固定し
、防湿油を注入する。
この第1図から理解されるように、ドライバーICチッ
プを搭載した基板とElディスプレイガラス板の電極間
をワイヤボンディングで接続するとき、第1ボンド点と
第2ボンド点の落差が0.4履と小さくなるためワイヤ
ボンディングタイミングが正常になり、ワイヤ密着力が
強くループ形状のよい高信頼性ワイヤボンディングが得
られる。
尚、上記の実施例では、接続補助゛基板としては、両面
の配線パターン13a、13bがガラス板上の電極に対
応したものを用いているが、ガラス板4に対向する面(
下面)上の配線パターン13aが少くとも一点でガラス
板上の電極と対応すればよく、反対面(上面)の配線パ
ターン13bは任意に変え得る。
〔発明の効果) 異常のように本発明によれば、接続補助基板を用いるこ
とにより、落差の小ざい電極相互間をワイヤボンディン
グすることとしているので、ワイヤボンディングのタイ
ミングが正常になり、ワイヤ密着力が強く、ループ形状
が良く、接続の信頼性が高いボンディングが得られる。
【図面の簡単な説明】
第1図は本発明一実施例の電気接続構造を備えたELデ
ィスプレイパネルの一部を示す断面図、第2図は従来の
電気接続構造を備えたELディスプレイパネルを示す断
面図、 第3図は第2図のELディスプレイパネルの斜視図、 第4図は接続補助基板を示す図、 第5図は第1図のELディスプレイパネルの封止板を取
付けた状態を示す断面図である。 13a、13b・・・電極、14・・・スルーホール、
15・・・接続補助基板。 13:電極 14:スルホ−ル ((1’) 符Mtキ珀°β力某ネ及0引シ斜゛杉Lllaと断面図
第 4 図

Claims (1)

  1. 【特許請求の範囲】 1、第1の面上の電極と、上記第1の面よりも低い第2
    の面上の電極とを電気的に接続する構造において、 上記第2の面上の電極上に配設され、その下面上の電極
    が上記第2の面上の電極に接続され、その上面上の電極
    がスルーホールを介して上記下面上の電極と接続された
    接続補助基板と、 上記接続補助基板の上面の電極と上記第1の面上の電極
    とを接続するボンディングワイヤとを備え、 上記接続補助基板の上面上の電極と上記第1の面上の電
    極との落差が、上記第2の面上の電極と上記第1の面上
    の電極との落差よりも小さいことを特徴とする電気接続
    構造。 2、上記接続補助基板は、異方導電性接着剤により上記
    第2の面に接合されていることを特徴とする特許請求の
    範囲第1項記載の電気接続構造。
JP62075784A 1987-03-31 1987-03-31 電気接続構造 Pending JPS63244634A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62075784A JPS63244634A (ja) 1987-03-31 1987-03-31 電気接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62075784A JPS63244634A (ja) 1987-03-31 1987-03-31 電気接続構造

Publications (1)

Publication Number Publication Date
JPS63244634A true JPS63244634A (ja) 1988-10-12

Family

ID=13586185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62075784A Pending JPS63244634A (ja) 1987-03-31 1987-03-31 電気接続構造

Country Status (1)

Country Link
JP (1) JPS63244634A (ja)

Similar Documents

Publication Publication Date Title
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
KR940006185Y1 (ko) Ic 모듈
JP3165078B2 (ja) 表面実装部品の製造方法
KR950004467A (ko) 반도체장치 및 그 제조방법
JP2004184805A (ja) 導電配線の接続構造
KR20050017351A (ko) 유연성 필름을 이용한 반도체 패키지 및 그 제조방법
JPS63108696A (ja) Elデイスプレイパネル
JPS63244634A (ja) 電気接続構造
JPH10261852A (ja) ヒートシールコネクタとフレキシブル配線板
US6404059B1 (en) Semiconductor device having a mounting structure and fabrication method thereof
JPH0342860A (ja) フレキシブルプリント配線板
JP2001125499A (ja) El表示装置
JPH058831B2 (ja)
JPH10189655A (ja) 配線基板、半導体装置及び電子部品の実装方法
JPH0618909A (ja) 異方性導電膜を有するフレキシブル回路基板
KR20050024226A (ko) 반도체 장치, 반도체 모듈 및 반도체 모듈의 제조 방법
JP3612174B2 (ja) 液晶表示装置
JPH02181119A (ja) 液晶表示素子
JPH0661642A (ja) 可撓性樹脂基板の接続方法
KR940009569B1 (ko) 반도체 패키지
JPH0119166Y2 (ja)
JP2002329806A (ja) 電気回路部品
JPH03279924A (ja) 表示パネルの実装構造