KR940009569B1 - 반도체 패키지 - Google Patents
반도체 패키지 Download PDFInfo
- Publication number
- KR940009569B1 KR940009569B1 KR1019920003578A KR920003578A KR940009569B1 KR 940009569 B1 KR940009569 B1 KR 940009569B1 KR 1019920003578 A KR1019920003578 A KR 1019920003578A KR 920003578 A KR920003578 A KR 920003578A KR 940009569 B1 KR940009569 B1 KR 940009569B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- facing
- bonding pads
- semiconductor chips
- pad
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 229920001971 elastomer Polymers 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000004593 Epoxy Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 13
- 230000007547 defect Effects 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 238000005336 cracking Methods 0.000 description 4
- 229920006336 epoxy molding compound Polymers 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920002379 silicone rubber Polymers 0.000 description 4
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래 반도체 패키지의 단면도,
제 2 도는 이 발명의 일실시예에 따른 반도체 패키지의 단면도,
제 3 도는 이 발명의 다른 실시예에 따른 반도체 패키지의 사시도이다.
이 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 이방성 도전 고무를 이용하여 두개의 반도체 칩의 본딩패드를 직접 연결하여 실장밀도를 향상시킬 수 있는 반도체 패키지에 관한 것이다.
반도체 장치의 고집적화, 신호 처리속도 및 메모리 용량의 증가등의 추세에 따라 반도체 칩을 실장하는 패키지 기술의 중요성이 증가하고 있다. 반도체 패키지 기술은 크게 인쇄회로 패턴이 형성되어 있는 폴리에틸렌 필름에 반도체 칩을 실장하는 티에이비(Tape Automated Bonding), 금속재의 리이드 프레임에 반도체 칩을 실장한 후 이엠씨(Epoxy Molding Compound)로 봉지하는 수지봉지형 패키지, 그리고 인쇄회로기판에 반도체 칩을 직접 실장하는 씨오비(Chip On Board ; 이하 COB라 칭함)등의 방법이 널리 사용된다. 또한, 액정표시장치등 유리재질의 절연기판을 사용하는 반도체 장치는 유리 기판상에 반도체 칩을 실장하는 씨오지(Chip On Glass ; 이하 COG라 칭함)의 방법이 사용된다. 상기 COG방법은 유리기판상에 형성된 전극과 반도체 칩의 본딩패드를 이방성 도전고무나 도전입자가 분산되어 있는 실리콘 고무등으로 직접 연결한다.
제 1 도는 종래 반도체 패키지의 단면도이다. 특히 COG방법으로 유리기판상에 이방성 도전 고무로 반도체 칩을 실장한 반도체 패키지의 단면도이다. 이방성 도전 물질을 사용하는 반도체 칩 실장방법은 수지봉지형 반도체 패키지와 달리 와이어 본딩 및 몰딩 공정이 필요없으며, 신축성을 갖는 이방성 도전 물질을 반도체 칩에 연결하므로 크랙 발생을 방지할 수 있는 잇점이 있다.
유리재질의 절연기판(11)상의 양측에는 Cr,Al 또는 ITO등의 도전물질로 다수의 전극(12)들이 형성되어 있으며, 상기 전극(12) 및 절연기판(11)의 표면에 한 방향으로 도전되는 이방성 도전 물질로 도전층(13)이 형성되어 있다. 소정회로가 형성되어 있는 반도체 칩(14)의 범프(15)가 상기 전극(12)들과 대향되도록 상기 도전층(13)의 상부에 접착되어 있다. 도시되지 않은 종래 반도체 패키지의 다른 실시예로 COB방법은 인쇄회로 기판상에 칩이 직접 실장되어 와이어 본딩으로 연결된다.
상술한 종래의 유리재질 절연 기판상에 이방성 도전물질로 반도체 칩을 실장하는 COG방법이나 인쇄회로 기판상에 직접 반도체 칩을 실장하는 COB방법에 의한 반도체 패키지는 반도체 칩 및 전극이 기판의 면적을 많이 차지하여 고밀도 실장이 어려우며, 수지봉지 패키지화가 어렵고, 베어 칩(Bare Chip)만 실장이 가능하여 불량발생시 교체가 어려우며, 실장공정이 복잡하고, 실장시 반도체 칩에 크랙 및 깨짐등의 불량이 발생하는 문제점이 있다.
따라서, 이 발명의 목적은 반도체 칩의 실장밀도를 높이고, 반도체 칩을 패키지화하여 불량발생시 교체가 용이하며, 실장공정시 공정이 간단하고, 반도체 칩에 크랙 및 깨짐등의 불량 발생을 방지할 수 있는 반도체 패키지를 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 이 발명은 같은 동작을 하는 본딩패드가 서로 마주보도록 형성된 제 1 및 제 2 반도체 칩과, 마주보는 제 1 및 제 2 반도체 칩의 사이에 개재되며 절연층 사이에 금속배선 패턴이 형성되고 이방성 도전물질로 제1 및 제 2 반도체 칩의 마주보는 본딩패드들 사이의 절연층 및 금속배선을 관통하는 관통구를 메꾼 내부패드가 마주보는 본딩패드들을 연결시키는 내부접속판과, 상기 내부 접속판의 주변에 외부와의 전기 접속을 위해 상기 내부 접속판을 관통하여 이방성 도전물질로 형성된 외부 패드들과, 상기 외부패드와 외부와의 전기적 접속을 위한 다수의 연결핀을 구비하고 내부 접속판 하부의 반도체 칩을 감싸는 하부 캐비티가 상부표면에 형성된 하부기판과 상기 제1 및 제 2 반도체칩과 내부접속판의 상부에 놓이고 반도체 칩을 감싸는 상부 캐비티가 하부표면에 형성되며 상기 고무판과의 연결수단을 가지는 캡으로 이루어지는 반도체 패키지를 특징으로 한다.
또한, 이 발명은 같은 동작을 하는 본딩 패드가 서로 마주보도록 형성된 제1 및 제 2 반도체 칩과, 마주보는 제1 및 제 2 반도체 칩의 사이에 개재되며 내부 리이드 및 외부리이드를 구비하는 리이드와, 상기 마주보는 제1 및 제 2 반도체칩의 마주보는 본딩패드들 사이의 상기 내부 리이드를 관통하는 관통구에 형성되어 마주보는 본딩패드들을 연결시키는 이방성 도전물질로 형성된 패드와, 상기 외부 리이드를 제외한 반도체 칩 내부 리이드 및 패드를 전기적 기계적으로 보호하는 패키지 몸체로 이루어지는 반도체 패키지를 특징으로 한다.
이하, 첨부한 도면을 참조하여 이 발명의 실시예들에 따른 반도체 패키지를 상세히 설명한다.
제 2 도는 이 발명의 일실시예에 따른 반도체 패키지의 단면도이다.
서로 같은 동작을 하는 본딩패드(21)들이 마주보도록 형성된 제1 및 제 2 반도체 칩(22),(23)이 서로 마주보고 있으며, 상기 제1 및 제 2 반도체칩(22),(23)의 마주보는 본딩패드(21)가 그 사이에 개재된 내부 접속판(24)을 관통하여 형성된 내부패드(25)들로 전기적, 기계적으로 접속되어 있다. 상기 내부 접속판(24)은 금속배선패턴(26)을 갖는 다층의 에프피씨(Elexible Printed Circuit ; 27)로 형성되어 있다. 상기 내부패드(25)는 상기 내부 접속판(24)의 절연층(27) 및 금속배선 패턴(26)을 관통하는 관통구를 메꾼 고무 재질의 이방성 도전물질로 형성된다. 상기 내부 패드(25)는 상기 내부 접속판(24)보다 상하로 각각 최소 20㎛ 정도 길게 형성되어 제1 및 제 2 반도체 칩(22), (23)과 접속을 용이하게 하며, 고무재질의 이방성 도전물질로 신축성이 있으므로 제1 및 제 2 반도체 칩(22), (23)과의 접속시 제1 및 제 2 반도체 칩(22), (23)의 크랙 및 깨짐등을 방지할 수 있다. 또한, 상기 내부 접속판(24)의 주면에 외부와의 전기적 접속을 위해 금속배선 패턴(25)을 관통하여 내부패드(25)와 같은 형태 및 재질로 외부패드(28)가 형성되어 있다. 도시하지 않았지만 내부접속판(24)과 제1 및 제 2 반도체 칩(22), (23)사이에 접착제를 발라서 내부 패드(25)가 칩에서 떨어짐을 방지할 수도 있다. 상기 외부 패드(28)와의 전기적 접속을 위한 금속재질의 연결핀(29)이 내부를 관통하여 형성되어 있고, 상기 제 2 반도체 칩(23)이 묻히도록 하부 캐비티(30)가 형성된 실리콘 고무판(31)상에 상기 제1 및 제 2 반도체칩(22), (23)이 부착된 내부 접속판(24)이 실장된다.
또한, 상기 실리콘 고무판(31)과의 연결을 위한 암나사(32)가 형성되어 있으며, 제 1 반도체 칩(22)을 덮도록 상부 캐비티(33)가 형성된 프라스틱 또는 세라믹 재질의 캡(34)이 상기 내부 접속판(24)의 상부에 실장된다. 상기 캡(34), 실리콘 고무판(31), 내부 접속층(24) 및 제 1,제 2 반도체칩(22), (23)등으로 이루어지는 반도체 패키지는 상기 외부 패드(28)와 연결된 연결핀(29)과 전기적 접속을 위한 인쇄회로패턴을 갖는 인쇄회로기판(35)상에 나사(36)에 의해 실장된다. 상기 반도체 패키지는 반도체 칩의 실장밀도를 향상시킬 수 있다. 또한, 상기 암나사(32) 및 나사(36)로 실장되지 않고 선택적으로 도포된 절연성 접착제에 의해 실장될 수도 있다.
제 3 도는 이 발명의 다른 실시예에 따른 반도체 패키지의 사시도이다.
서로 같은 동작을 하는 본딩패드(41)들이 마주보도록 형성된 제1 및 제 2 반도체 칩(42), (43)이 서로 마주보고 있으며, 상기 제1 및 제 2 반도체칩(42), (43)의 마주보는 본딩패드(41)가 그 사이에 개재된 리이드(46)들을 관통하여 형성된 패드(47)들로 전기적, 기계적으로 접속되어 있다. 상기 패드(47)들은 한쪽 방향으로만 도전되는 고무 또는 에폭시등의 이방성 도전 물질로 형성되며, 상기 리이드(46)들보다 상하로 각각 최소 20㎛ 정도 길게 형성되어 제1 및 제 2 반도체 칩(42), (43)과 접속을 용이하게 하며, 고무재질의 이방성 도전물질로 신축성이 있으므로 제1 및 제 2 반도체 칩(42), (43)과의 접속시 반도체 칩들의 크랙 및 깨짐등을 방지할 수 있다. 또한, 상기 제1 및 제 2 반도체 칩(42), (43)과 내부 리이드(44)를 감싸 외부로부터 전기적, 기계적으로 보호하는 패키지 몸체(48)가 이엠씨(Epoxy Moulding Compound)로 형성되어 있다. 외부 리이드(45)는 외부 기판과 연결된다. 상기 제1 및 제 2 반도체 칩(42), (43), 리이드(46), 패드(47) 및 패키지 몸체(48)로 형성된 반도체 패키지는 EMC로 된 몸체를 가지므로 불량발생시 교체가 용이하여 반도체 패키지를 인쇄회로기판에 실장할때 반도체 칩에 크랙 및 깨짐등의 불량발생을 방지할 수 있다.
상술한 바와 같이 이 발명은 동일 작용을 하는 본딩패드들이 마주보도록 형성된 두개의 반도체 칩들 사이에 이방성 도전물질로 형성된 패드를 갖는 내부접속층 또는 리이드를 개재시켜 반도체 패키지를 형성하였다.
따라서, 이 발명은 반도체 칩의 실장밀도를 높일 수 있으며, 반도체 패키지의 불량발생시 용이하게 교체할 수 있고, 인쇄회로기판에 실장할때 공정이 간단하며, 반도체 칩의 크랙 및 깨짐등의 불량발생을 방지할 수 있는 이점이 있다.
Claims (4)
- 같은 동작을 하는 다수의 본딩패드가 서로 마주보도록 설치된 제1 및 제 2 반도체칩과, 마주보는 제1 및 제 2 반도체 칩의 사이에 개재되며 절연층의 사이에 금속배선 패턴이 형성되고 이방성 도전물질로 제1 및 제 2 반도체 칩의 마주보는 본딩패드들 사이의 절연층 및 금속배선을 관통하는 관통구를 메꾼 내부 패드가 마주보는 본딩패드들을 연결시키는 내부 접속판과, 상기 내부 접속판의 주변에 외부와의 전기접속을 위해 상기 내부 접속판을 관통하여 이방성 도전물질로 형성된 외부 패드들과, 상기 외부패드와 외부와의 전기적 접속을 위한 다수의 연결핀을 구비하고 내부 접속판 하부에 연결된 반도체 칩을 감싸는 하부 캐비티가 상부표면에 형성된 하부기판과, 상기 제1 및 제 2 반도체 칩 및 내부 접속판의 상부에 놓이고 반도체 칩을 감싸는 상부 캐비티가 하부 표면에 형성되며 상기 절연판과의 연결 수단을 구비하고 상기 하부기판과 함께 상기 제1 및 제 2 반도체 칩 그리고 내부 접속판을 감싸는 캡을 구비하는 반도체 패키지.
- 제 1 항에 있어서, 상기 내부 접속판을 형성하는 절연층이 다층의 FPC로 형성되는 반도체 패키지.
- 제 1 항에 있어서, 상기 내부 패드가 고무와 에폭시로 형성되는 군어세 선택되는 하나의 이방성 도전물질로 형성되는 반도체 패키지.
- 같은 동작을 하는 본딩 패드가 서로 마주보도록 설치된 제1 및 제 2 반도체 칩과, 마주보는 제1 및 제 2 반도체 칩의 사이에 개재되며 내부 리이드 및 외부 리이드를 구비하는 리이드와, 상기 마주보는 제1 및 제 2 반도체 칩의 마주보는 본딩패드들 사이의 상기 내부 리이드를 관통하는 관통구에 형성되어 마주보는 본딩패드들을 연결시키는 이방성 도전물질로 형성된 패드와, 상기 외부 리이드를 제외한 반도체 칩, 내부 리이드 및 패드를 전기적 기계적으로 보호하는 패키지 몸체를 구비하는 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920003578A KR940009569B1 (ko) | 1992-03-04 | 1992-03-04 | 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920003578A KR940009569B1 (ko) | 1992-03-04 | 1992-03-04 | 반도체 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930020611A KR930020611A (ko) | 1993-10-20 |
| KR940009569B1 true KR940009569B1 (ko) | 1994-10-15 |
Family
ID=19329963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920003578A KR940009569B1 (ko) | 1992-03-04 | 1992-03-04 | 반도체 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940009569B1 (ko) |
-
1992
- 1992-03-04 KR KR1019920003578A patent/KR940009569B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930020611A (ko) | 1993-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5784264A (en) | MCM (Multi Chip Module) carrier with external connection teminals BGA (Ball Grid Array) type matrix array form | |
| US6396136B2 (en) | Ball grid package with multiple power/ground planes | |
| US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5399903A (en) | Semiconductor device having an universal die size inner lead layout | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6198162B1 (en) | Method and apparatus for a chip-on-board semiconductor module | |
| KR950004467A (ko) | 반도체장치 및 그 제조방법 | |
| KR19990007268A (ko) | 반도체 장치 | |
| US6201298B1 (en) | Semiconductor device using wiring tape | |
| KR101096330B1 (ko) | 반도체 장치용 패키지 | |
| EP0536739B1 (en) | Liquid crystal display device | |
| KR940009569B1 (ko) | 반도체 패키지 | |
| JPS6220707B2 (ko) | ||
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| JP2005079387A (ja) | 半導体装置、半導体モジュールおよび半導体装置の製造方法 | |
| JP4336407B2 (ja) | 回路基板 | |
| JPH0645763A (ja) | 印刷配線板 | |
| KR100216061B1 (ko) | 반도체 패키지 | |
| KR19980027872A (ko) | 칩 카드 | |
| KR960004090B1 (ko) | 반도체 패키지 | |
| KR940003374B1 (ko) | 반도체소자 패키지 | |
| KR950003904B1 (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060928 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |