JPS6324344A - バス安定化方式 - Google Patents
バス安定化方式Info
- Publication number
- JPS6324344A JPS6324344A JP16741586A JP16741586A JPS6324344A JP S6324344 A JPS6324344 A JP S6324344A JP 16741586 A JP16741586 A JP 16741586A JP 16741586 A JP16741586 A JP 16741586A JP S6324344 A JPS6324344 A JP S6324344A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- enable
- state
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はバス安定化方式に関し、特に３ステートバッフ
ァの出力が共通接続されたバスのバス安定化方式に関す
る。
ァの出力が共通接続されたバスのバス安定化方式に関す
る。
従来技術
３ステートバッファの出力状態を制御する制御信号がデ
ィスエーブルとなると、当該３ステートバッファの出力
状態はいわゆるハイインピーダンス状態となるので、バ
スに接続されたすべての３ステートバッファの制御信号
が同時にディスエーブルとなってハイインピーダンス状
態となると、バスはフローティングとなり不安定となる
。そこで、従来のこの種のバス安定化方式では、イネー
ブル信号の供給回路部を等価ゲート段数で設計したり、
あるいはデコーダ回路によって信号分配することで、バ
スに共通接続されている各３ステートバッファに到達す
るイネーブル信号の時間的ずれを最小限におさえてバス
の安定化を計っている。
ィスエーブルとなると、当該３ステートバッファの出力
状態はいわゆるハイインピーダンス状態となるので、バ
スに接続されたすべての３ステートバッファの制御信号
が同時にディスエーブルとなってハイインピーダンス状
態となると、バスはフローティングとなり不安定となる
。そこで、従来のこの種のバス安定化方式では、イネー
ブル信号の供給回路部を等価ゲート段数で設計したり、
あるいはデコーダ回路によって信号分配することで、バ
スに共通接続されている各３ステートバッファに到達す
るイネーブル信号の時間的ずれを最小限におさえてバス
の安定化を計っている。
このような従来のバス安定化方式では、バス構造を有す
る回路の制御を司どるイネーブル信号について等遅延設
計を施し、バスの不安定状態を最小限にとどめて正常動
作させている論理回路においても、イネーブル信号の変
化によって出力状態が変化する場合にはバス動作の過渡
的状態としてすべての出力がディスエーブル状態となり
、瞬間的にバスフローティングが現出しノでバスが不安
定状態になるという欠点がある。
る回路の制御を司どるイネーブル信号について等遅延設
計を施し、バスの不安定状態を最小限にとどめて正常動
作させている論理回路においても、イネーブル信号の変
化によって出力状態が変化する場合にはバス動作の過渡
的状態としてすべての出力がディスエーブル状態となり
、瞬間的にバスフローティングが現出しノでバスが不安
定状態になるという欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、バスの安定化を計ることができ、バスに
接続する他の回路の保護と保障とを強化することができ
るバス安定化方式の提供を目的とする。
されたもので、バスの安定化を計ることができ、バスに
接続する他の回路の保護と保障とを強化することができ
るバス安定化方式の提供を目的とする。
発明の構成
本発明によるバス安定化方式は、制御信号がイネーブル
となったときにデータ送出を行う複数の３ステートバッ
ファの出力が共通接続されたバスのバス安定化方式であ
って、前記制御信号のすべてがディスエーブルとなった
ときに前記３ステートバッファの１つを強制的にイネー
ブル状態にするようにしたことを特徴とする。
となったときにデータ送出を行う複数の３ステートバッ
ファの出力が共通接続されたバスのバス安定化方式であ
って、前記制御信号のすべてがディスエーブルとなった
ときに前記３ステートバッファの１つを強制的にイネー
ブル状態にするようにしたことを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。図
において、３ステートバッファ２，３゜４．５がバス１
に夫々共通に接続されたバス構造に対し、オア論理機能
を有するバスフローティング検出回路６とナンド論理は
能を有する擬似イネーブル制御回路７とでバス安定化回
路を構成している。
において、３ステートバッファ２，３゜４．５がバス１
に夫々共通に接続されたバス構造に対し、オア論理機能
を有するバスフローティング検出回路６とナンド論理は
能を有する擬似イネーブル制御回路７とでバス安定化回
路を構成している。
３ステートバッファ２にはデータ信号１００を制御する
擬似イネーブル制御信号１０８が入力され、３ステート
バッファ３．４．５には夫々データ信号１０１ 、１０
２ 、１０３を制御するイネーブル信号１０５ 、１０
６ 、１０７が入力されている。擬似イネーブル制御回
路７の出力信号である擬似イネーブル制御信号１０８と
イネーブル信号１０５ 、１０６ 、１０７とはオア論
理のパスフローティング検出回路６に入力され、その出
力信号であるバスフローティング検出信号１０９は３ス
テートバッファ２へのイネーブル信号の反転信号１０４
と共にナンド論理の擬似イネーブル制御回路７に入力さ
れている。
擬似イネーブル制御信号１０８が入力され、３ステート
バッファ３．４．５には夫々データ信号１０１ 、１０
２ 、１０３を制御するイネーブル信号１０５ 、１０
６ 、１０７が入力されている。擬似イネーブル制御回
路７の出力信号である擬似イネーブル制御信号１０８と
イネーブル信号１０５ 、１０６ 、１０７とはオア論
理のパスフローティング検出回路６に入力され、その出
力信号であるバスフローティング検出信号１０９は３ス
テートバッファ２へのイネーブル信号の反転信号１０４
と共にナンド論理の擬似イネーブル制御回路７に入力さ
れている。
第２図は本発明の一実施例のタイムチャートである。第
１図と第２図とを用いて本発明の一実施例の動作につい
て説明する。
１図と第２図とを用いて本発明の一実施例の動作につい
て説明する。
通常、バス１を受ける図示せぬ次段ゲートの入力がフロ
ーティングになり、バス不安定となるのを避けるために
、同一バスを構成するゲートは必ず１個が出力イネーブ
ルとなっていることが原則である。従って、オア回路で
構成されるパスフローティング検出回路６はバス安定動
作時は「１」レベル信号をパスフローティング検出信号
１０９に出力し、ナンド論理の擬似イネーブル制御回路
７から３ステートバッファ２へのイネーブル信号を出力
させるノーマルモードとなっている。いま、イネーブル
信号１０６がディスエーブルへ変化すると、この変化に
となってすべてのイネーブル信号が過渡的に出力状態を
変化させ、すべてのイネーブル信号が「Ｏ」レベルとな
るが、オア回路で構成されるパスフローティング検出回
路６はすべてのイネーブル信号のｒＯＪレベルを検出し
、「０」レベルをパスフローティング検出信号１０９に
出力する。このパスフローティング検出信号１０９によ
リナンド論理の擬似イネーブル制御回路７は擬似イネー
ブル信号１０８を「１」レベルで出力させ、３ステート
バッファ２に強制的にイネーブル状態を起こし、バス１
に３ステートバッファ２からデータ信号１００を導通さ
せる。
ーティングになり、バス不安定となるのを避けるために
、同一バスを構成するゲートは必ず１個が出力イネーブ
ルとなっていることが原則である。従って、オア回路で
構成されるパスフローティング検出回路６はバス安定動
作時は「１」レベル信号をパスフローティング検出信号
１０９に出力し、ナンド論理の擬似イネーブル制御回路
７から３ステートバッファ２へのイネーブル信号を出力
させるノーマルモードとなっている。いま、イネーブル
信号１０６がディスエーブルへ変化すると、この変化に
となってすべてのイネーブル信号が過渡的に出力状態を
変化させ、すべてのイネーブル信号が「Ｏ」レベルとな
るが、オア回路で構成されるパスフローティング検出回
路６はすべてのイネーブル信号のｒＯＪレベルを検出し
、「０」レベルをパスフローティング検出信号１０９に
出力する。このパスフローティング検出信号１０９によ
リナンド論理の擬似イネーブル制御回路７は擬似イネー
ブル信号１０８を「１」レベルで出力させ、３ステート
バッファ２に強制的にイネーブル状態を起こし、バス１
に３ステートバッファ２からデータ信号１００を導通さ
せる。
この状態をパスフローティング検出回路６は捕捉して再
びノーマルモードに戻すべく「１」レベルをパスフロー
ティング検出信号１０９に出力し、擬似イネーブル制御
回路７から３ステートバッファ２へのイネーブル信号を
出力させるが、依然としてすべてのイネーブル信号がｒ
ＯＪレベルであればバスフローティング２００を検出し
て上記動作を繰返し続ける。その後、任意の１つのイネ
ーブル信号が「１」レベルとなると、寸前に強制イネー
ブル状態とされた３ステートバッファ２の出力とバスフ
ァイト２０１を瞬間的に起こすが、この状態を捕捉した
パスフローティング検出回路６が「１」レベルのパスフ
ローティング検出信号１０９を出力して、擬似イネーブ
ル制御回路７からノーマルモードの３ステートバッファ
２へのイネーブル信号を出力させてバス安定状態に移行
する。つまり、バス動作はパスフローティング検出信号
１０９に同期して出力状態の安定がはかられる。
びノーマルモードに戻すべく「１」レベルをパスフロー
ティング検出信号１０９に出力し、擬似イネーブル制御
回路７から３ステートバッファ２へのイネーブル信号を
出力させるが、依然としてすべてのイネーブル信号がｒ
ＯＪレベルであればバスフローティング２００を検出し
て上記動作を繰返し続ける。その後、任意の１つのイネ
ーブル信号が「１」レベルとなると、寸前に強制イネー
ブル状態とされた３ステートバッファ２の出力とバスフ
ァイト２０１を瞬間的に起こすが、この状態を捕捉した
パスフローティング検出回路６が「１」レベルのパスフ
ローティング検出信号１０９を出力して、擬似イネーブ
ル制御回路７からノーマルモードの３ステートバッファ
２へのイネーブル信号を出力させてバス安定状態に移行
する。つまり、バス動作はパスフローティング検出信号
１０９に同期して出力状態の安定がはかられる。
このように、パス構造を形成している３ステートバッフ
ァ２〜５を制御するすべてのイネーブル信号１０５〜１
０７と擬似イネーブル制御信号１０８とを入力するバス
フローティング検出回路６と、前記パスフローティング
検出回路６から出力されるバスフローティング検出信号
１０９により任意の１つの３ステートバッファ２を制御
するイネーブル信号を擬似イネーブル制御信号１０８に
切換えて強請１的にイネーブル状態を発生させる擬似イ
ネーブル制御回路７とを設けるこにより、イネーブル信
号１０５〜１０７について遅延設計を施したバス構造を
含む論理回路においても過渡的に現出するバスフローテ
ィング２００を捕捉し、応急処置として擬似イネーブル
状態を発生させてバスの安定化をはかることができ、バ
スに接続する他の回路の保護と保障とを強化することが
できる。
ァ２〜５を制御するすべてのイネーブル信号１０５〜１
０７と擬似イネーブル制御信号１０８とを入力するバス
フローティング検出回路６と、前記パスフローティング
検出回路６から出力されるバスフローティング検出信号
１０９により任意の１つの３ステートバッファ２を制御
するイネーブル信号を擬似イネーブル制御信号１０８に
切換えて強請１的にイネーブル状態を発生させる擬似イ
ネーブル制御回路７とを設けるこにより、イネーブル信
号１０５〜１０７について遅延設計を施したバス構造を
含む論理回路においても過渡的に現出するバスフローテ
ィング２００を捕捉し、応急処置として擬似イネーブル
状態を発生させてバスの安定化をはかることができ、バ
スに接続する他の回路の保護と保障とを強化することが
できる。
発明の詳細
な説明したように本発明によれば、３ステートバッファ
を制御する制御信号がすべてディスエーブルとなったと
きに３ステートバッファの１つを強制的にイネーブル状
態とすることによって、バスの安定化を計ることができ
、バスに接続する他の回路の保護と保障とを強化するこ
とができるという効果がある。
を制御する制御信号がすべてディスエーブルとなったと
きに３ステートバッファの１つを強制的にイネーブル状
態とすることによって、バスの安定化を計ることができ
、バスに接続する他の回路の保護と保障とを強化するこ
とができるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明の一実施例のタイムチャートである。 主要部分の符号の説明 １・・・・・・バス
本発明の一実施例のタイムチャートである。 主要部分の符号の説明 １・・・・・・バス
Claims (1)
- 制御信号がイネーブルとなったときにデータ送出を行う
複数の３ステートバッファの出力が共通接続されたバス
のバス安定化方式であって、前記制御信号のすべてがデ
ィスエーブルとなつたときに前記３ステートバッファの
１つを強制的にイネーブル状態にするようにしたことを
特徴とするバス安定化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16741586A JPS6324344A (ja) | 1986-07-16 | 1986-07-16 | バス安定化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16741586A JPS6324344A (ja) | 1986-07-16 | 1986-07-16 | バス安定化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6324344A true JPS6324344A (ja) | 1988-02-01 |
Family
ID=15849272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16741586A Pending JPS6324344A (ja) | 1986-07-16 | 1986-07-16 | バス安定化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6324344A (ja) |
-
1986
- 1986-07-16 JP JP16741586A patent/JPS6324344A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5138189A (en) | Asynchronous state machine synchronization circuit and method | |
| KR100299889B1 (ko) | 동기형신호입력회로를갖는반도체메모리 | |
| US5264737A (en) | One-shot signal generation circuitry for use in semiconductor memory integrated circuit | |
| US5526486A (en) | Apparatus for detecting undefined states of a finite state machine (FSM) and resetting the FSM upon detection | |
| US5610544A (en) | Semiconductor integrated circuit free from through current due to source-voltage drop | |
| US4467285A (en) | Pulse monitor circuit | |
| US5306959A (en) | Electrical circuit for generating pulse strings | |
| JPS6324344A (ja) | バス安定化方式 | |
| KR100486261B1 (ko) | 스큐가 없는 듀얼 레일 버스 드라이버 | |
| JPH01253315A (ja) | 双方向バッファ | |
| JP4558438B2 (ja) | 入力信号のトランジション区間で安定的に動作するパスゲート回路、これを備えるセルフリフレッシュ回路、及びパスゲート回路の制御方法 | |
| JPS6324345A (ja) | バス安定化方式 | |
| JP3168581B2 (ja) | 半導体記憶装置 | |
| KR0167690B1 (ko) | 어드레스 교란을 제거한 반도체 메모리 장치 | |
| JPS55157022A (en) | Output circuit for microcomputer | |
| JP2735268B2 (ja) | Ｌｓｉの出力バッファ | |
| JPH01117541A (ja) | バスファイト防止回路 | |
| KR910009906B1 (ko) | 3중 메모리 방법 및 회로 | |
| KR960008135B1 (ko) | 어드레스 입력 버퍼 회로 | |
| JPS61124875A (ja) | テストモ−ド発生回路 | |
| JPH02119425A (ja) | 双方向バッファ回路 | |
| JP2697481B2 (ja) | 二重化切替制御方式 | |
| JPH02105247A (ja) | データバス制御論理回路 | |
| JPS5642862A (en) | Fault detecting system for electronic computer | |
| JPH0652093A (ja) | 双方向バッファ |