JPS6324329B2

JPS6324329B2 -

Info

Publication number: JPS6324329B2
Application number: JP55079546A
Authority: JP
Inventors: Susumu Yamaguchi
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1980-06-11
Filing date: 1980-06-11
Publication date: 1988-05-20
Also published as: JPS574609A

Description

【発明の詳細な説明】本発明は、AD変換器によりデイジタル化され
た複数のオーデイオ信号を、デイジタル信号のま
ま、任意のチヤンネルの信号を、任意のレベル
で、任意の組合せに混合し、出力することができ
るデイジタルミキシング装置に関するものであ
る。

従来のアナログ録音機の持つ問題点を一挙に解
決する装置としてPCM録音機があるが、PCM録
音機単体だけでは不十分であり、その性能を十分
に発揮するためには、周辺機器を含むシステム全
体がデイジタル化される必要がある。

特に、レコーデイングスタジオ・放送局等での
録音の際には、ミキシングという作業は不可欠で
あり、PCM録音機の現実化に伴い、音質を劣化
させずに、デイジタル信号のままミキシング可能
な、多機能で実用的なデイジタルミキシング装置
の実現が強く望まれてきている。

第１図はデイジタルミキシング装置の概略を示
している。第１図において、１の入力端子より入
つた最大ｍチヤンネルのアナログオーデイオ信号
は、２のAD変換器で各々デイジタル信号に変換
され、３のデイジタルミキシング回路に入力され
る。デイジタルミキシング回路３の内部で任意の
処理を受けて出力された最大ｎチヤンネルの信号
は、４のDA変換器に入力され、元のアナログ信
号に変換され、５の出力端子より出力される。も
ちろん、上記AD変換器２、DA変換器４をデイ
ジタルミキシング回路３の内部に含んでも良く、
その場合は従来のアナログミキシング装置と同様
な使用法も可能となる。

次に、ミキシング装置として基本的に備えるべ
き機能を以下に挙げる。

() フエーデイング（Fading） () パンニング（Panning） () セレクテイング（Selecting） () ミキシング（Mixing）（）のフエーデイングは信号を減衰させる機
能であり、（）のパンニングは更に信号を分配
する機能をも含む。（）のセレクテイングは信
号の流れの組合せを切換える機能であり、（）
のミキシングは複数個の信号を混合する機能であ
る。またその外に、信号の周波数特性を変化させ
る音質調整機能としての、イコライザ
（Equalizer）が必要とされる場合もある。

以上述べた（）〜（）の機能を含む、本発
明によるデイジタルミキシング装置の一実施例を
第２図に示す。

第２図において、６は入力端子、７は入力イン
ターフエイス回路であり、規定の信号形式を持つ
ｋビツトｍチヤンネルの入力を、並列デイジタル
信号に変換する。８はｍチヤンネルの信号を時分
割多重するためのマルチプレクス回路であり、以
上の回路を系Ａとする。９はフエーダ、パンポツ
ト等のレベル調整器、１０はレベル調整器９で設
定したレベルの位置情報をデイジタル信号に変換
するためのAD変換手段、１１はメモリー回路で
あり、以上の回路を系Ｂとする。１２は、レベル
調整器９で零レベルに設定した値を、１０のAD
変換手段により、あらかじめ定めた入力信号の符
号形式でデイジタル化した値に相等する信号を発
生する零レベル信号発生器（系Ｃ）、１３はデー
タセレクタ回路（系Ｄ）、１４はデータセレクタ
回路１３の切換信号発生回路、１５はセレクテイ
ング機能のための設定スイツチ群、１６は並列処
理乗算器、１７はアキユムレータ
（Accumulator）、１８はアキユムレータ１７に
より積算されたデータの内から最終データを抜き
出すためのＤ型フリツプフロツプ、１９は積算時
に生じる可能性のあるオーバフローに対する検出
ならびに保護回路、２０は得られた最終出力を、
既定の伝送信号形式に変換するための出力インタ
ーフエイス回路、２１は以上の回路のための制御
信号発生回路である。

尚、第２図ではイコライザー機能は含んでいな
いが、必要性が生じた場合は、入力段ならば入力
インターフエイス回路７の直後に、出力段なら
ば、出力インターフエイス回路２０の直前に、そ
れぞれデイジタルフイルター構成によるイコライ
ザ部を挿入することにより実現可能である。

第３図は従来のアナログミキシング装置を示し
ている。出力チヤンネル数は、例として、正の整
数であるｎ＝４に設定しており、入力チヤンネル
数は一般的にｍとしておく。これは通常、マルチ
チヤンネル録音機で取つた音を４チヤンネルにミ
ツクスダウンするために用いられているものであ
る。

２２の入力端子より入つた信号v₁，v₂，…，v_n
はそれぞれ、２３のフエーダR₁，R₂，…，R_nで
減衰を受け、２４のパンポツトでそれぞれ（l₁、
r₁）、（l₂、r₂）、…（l_n、r_n）に電力一定配分で分
配され、２５のセレクタースイツチS₁₁，S₁₂，
…，S_nnで出力チヤンネルを選択された後ミキシ
ングされ、２６の出力端子にそれぞれ最終信号
V₁，V₂，V₃，V₄が出力される。

出力V₁，V₂，V₃，V₄の入力v₁，v₂，…，v_nに
対する関係は次式で表わされる。

行列で表わせば、すなわちＶ＝Ｓ・Ｒ・ｖ …３の形で表現される。但し、各行列の成分は、 Sij＝0or1、０≦li、ri、Ri≦１ …４なる条件を持つ。すなわち、式３の演算を実時間
処理で実行すれば、第３図の回路と同一の機能を
持つ、デイジタルミキシング装置が実現可能であ
り、第２図の回路構成で実行できる。第２図の構
成で式３の演算を行なつた場合のａ〜ｉ各点での
信号波形を第４図に示す。但し、ａ，ｂ，ｃ，
ｅ，ｆ，ｉについては、並列データのうち特定の
１ビツトについてのみ示している。

第２図において、入力端子６より入力されたｍ
チヤンネルのデイジタル信号は、入力インターフ
エイス回路７で既定のレベルに変換され、次に第
４図ａの如き、ｋビツトの並列データとされ、続
いてマルチプレクス回路８で各ビツト毎にチヤン
ネルを時分割多重される。この場合、第４図ｂに
示す様に、出力が４チヤンネルであれば４倍に、
一般にｎチヤンネルであればｎ倍に時分割多重を
行ない、乗算器１６の一方の入力とする。また、
入力信号とは別系統で、フエーダー、パンポツト
等のレベル調整器９で設定した各操作部の位置情
報をAD変換手段１０で既定のデイジタル信号形
式に変換する。このAD変換手段１０は例えば、
ロータリーエンコーダ等で機械的に与えても良
く、また第５図に示す如く、基準電圧V_REFを２７
のフエーダ、２８のパンポツトで抵抗分割した値
を２９のアナログマルチプレクサ、３０のサンプ
ルホールド回路を通して、３１でAD変換して得
ても良い。この場合、AD変換器の変換速度は操
作部の手動による動きに追従すれば良く、それ程
の高速性は要求されないが、2m回に１回しかサ
ンプルされないため、チヤンネル数が多い時、操
作上不自然さを感じさせないためにも、変換時間
をａ secとすれば、2m ａの値が少なくとも数
ｍ sec程度で収まることが必要である。

第２図におけるAD変換手段１０によつて得ら
れたデータは、１１のメモリ回路に一旦記憶さ
れ、第４図ｃの如く、第４図ｂと同じく、式１で
与えられる最終出力信号V₁，…，V₄の構成要素
に対応して配列変更されて出力される。

１２は、レベル調整器９で零レベルに設定した
値を、AD変換手段１０により、あらかじめ定め
た入力信号の符号形式でデイジタル化した値に相
等する信号を発生する部分であり、通常、乗算を
含む演算を行なう場合、２の補数形式がよく用い
られるので“00…０”を発生する。

１３は、メモリー回路１１より出力されるフエ
ーダ等の操作情報と零レベルデータ発生器１２よ
りの零信号を切換えるデーターセレクタ回路であ
り、その切換えは、設定スイツチ群１５で設定し
た値を読み込んだ並列入力直列出力シフトレジス
タ等で構成できる切換信号発生回路１４の出力、
つまり第４図のｄの信号により行なわれる。すな
わち、メモリー回路１１のメモリー出力であるフ
エーダ等の操作情報信号（第４図のｃ）のうち、
１５のスイツチ群S₁₁…S_nnで“ON”が設定され
たもののみデータセレクタ回路１３を通過しまた
“OFF”の場合は代わりに零信号が出力されて、
１６の乗算器のもう一方の入力（第４図のｅ）と
なる。

以上２つの並列デイジタル入力、第４図のｂ，
ｅが、乗算器１６に入力され、乗算が実行され
る。乗算器にも種々の形式があるが、演算時間と
の関係上、多チヤンネル処理にも対応できる並列
処理形の構成を取つている。

乗算結果はアキユムレータ１７により、リセツ
ト信号が入るまで積算されてゆく。アキユムレー
タ１７は第６図のような構成で簡単に実現でき
る。

ここでアキユムレータ１７に、第４図ｇの如
き、乗算器出力と同期したリセツト信号、すなわ
ち、式１における最終出力V₁，…V₄を構成する
要素のデータ列の最初にリセツト信号を加えてや
れば、その後アキユムレータに加えられた入力は
次々と加算累積され、第４図ｆの如き出力が得ら
れる。

次に、１８のＤ形フリツプフロツプに第４図ｈ
の如き制御クロツクを加えれば、アキユムレータ
１７により累積加算された最終出力が抜き出さ
れ、Ｄ形フリツプフロツプ１８の出力より第４図
ｉの如き最終出力V₁，V₂，V₃，V₄が得られる。
但し、信号を加算してゆけば当然その値は大きく
なり、入出力で既定されたｋビツトの値を越えて
オーバフローする可能性がある。一般にｋビツト
ｍチヤンネルの信号を加算してゆけば、最大Ｐ＝ｋ＋l_pg2ｍ（ビツト） …５まで、ビツト数を増す可能性があり、オーバーフ
ローを起こした出力は使えないので、少なくとも
以下の様な対策が必要である。

(1) オーバーフローの検出および表示回路の付
加。

(2) 出力でオーバした部分は少なくとも最大値を
保持する。

(3) 頻繁にオーバする場合は、下位ビツトから切
捨ててゆく。この場合、１ビツト切捨てる毎に
出力の振幅は半分となり、6dBステツプの減衰
器となる。

以上の様な機能を持つものが、オーバフロー検
出保護回路１９であり、その構成ブロツク図を第
９図に示す。アキユムレータ１７により加算され
たｋビツトｍチヤンネルの信号は、第９図におい
てｋビツトの並列入力９ｃに、（ｐ−ｋ）ビツト
のオーバーフロービツト信号９ｂを伴い、結果ｐ
ビツトの並列入力９ａとして、シフター９ｅに入
力される。シフター９ｅは、ビツトシフト処理に
よる減衰器であり、減衰量を決定するビツトシフ
ト値は減衰量設定スイツチ９ｄにより設定され
る。減衰処理された並列データのオーバーフロー
ビツト部はオーバーフロー検出器９ｆに入力さ
れ、残るｋビツトの並列データはデータセレクタ
ー９ｋに入力される。オーバーフロー検出器９ｆ
ではオーバーフロー状態を示すオーバーフロー信
号９ｊとその極性信号９ｇを出力する。極性信号
９ｇに応じて、正または負の最大値を最大値発生
器９ｈにて発生し、データーセレクター９ｋへの
もう一方の入力とする。そしてデーターセレクタ
ー９ｋの切替信号としてオーバーフロー信号９ｊ
を用い通常状態ではシフター９ｅよりの出力を、
オーバーフロー時には最大値発生器９ｈよりの出
力を通過させるべく切替えて、最終ｋビツトの並
列出力９ｌとする。この時同時に、オーバーフロ
ー信号９ｊの状態を発光ダイオード等で構成され
る表示器９ｉで表示し、減衰量設定スイツチ９ｄ
での設定基準としてもよい。以上のようにオーバ
フロー対策を施された出力信号は、出力インター
フエイス回路２０で、出力チヤンネル毎の分配さ
れ、所定の伝送信号形式に変換されて、出力され
る。

本実施例では、一般にｍチヤンネル入力を４チ
ヤンネルにミツクスダウンするミキシング装置の
構成例を示したが、入力チヤンネル数ｍの値とし
ては、従来のアナログミキシング装置では８、
16、24、32等が広く用いられているが、これらは
本発明により容易にデイジタル化できる。また出
力チヤンネル数も、４チヤンネルの他、Ｌ、Ｒの
ステレオ２チヤンネルの装置もよく用いられてい
る。第３図において、セレクトスイツチ２５を適
当に設定すれば２チヤンネル装置としても使える
が、最初から２チヤンネル装置に限定すれば、セ
レクト機能を除けば良くより簡単な構成で実現可
能となる。

第７図は従来の他のアナログミキシング装置の
電気回路を示している。第７図に示す従来例は入
出力のチヤンネル数が等しい例である。

第２図に示す回路構成においてｎ＝ｍにするこ
とにより、第７図に示すアナログミキシング装置
と同様のデイジタルミキシング装置が実現でき、
入出力の関係は前記実施例と同様に次式で表わさ
れる。

行列で表わせばすなわちＶ＝Ｓ・Ｒ・ｖ …８となつて式３と同一になり、前記実施例と同様、
第２図の構成で、操作部９、スイツチ部１５を仕
様に合わせ、制御信号発生部２１を、第８図に示
す信号を発生すべく変更すれば、全く同じ構成で
実現可能となる。

もちろん、前記２つの実施例の機能を組合せて
構成することも可能である。

本発明は上記のような構成であり、任意のチヤ
ンネルの信号を、任意のレベルで、任意の組合せ
にミキシングすることが可能となり、如何なる仕
様に対しても、操作部および制御信号発生回路を
変更するだけで対応可能であり、その汎用性は非
常に大きいものである。

従来のデイジタルミキシング装置は、その可能
性の概念のみ、または汎用性の少ない個別設計に
等しい単機能のものであつたのに対し、本発明に
よれば、多機能でかつ実用性の高いミキシング装
置が実現できる。

また、実際問題としては、内部に持つ乗算器の
演算速度が有限であるため、同時に処理できる入
出力のチヤンネル数は自ら制限されるが、乗算器
を分割して並列駆動することも可能であり、これ
により、拡張性を損わずに、多機能かつ実用的な
デイジタルミキシング装置が実現可能となる利点
を有するものである。

【図面の簡単な説明】

第１図はデイジタルミキシング装置の基本構成
を示す図、第２図は本発明の一実施例におけるデ
イジタルミキシング装置のブロツク図、第３図は
従来のアナログミキシング装置の電気回路図、第
４図は第２図の各部の信号波形図、第５図は同装
置におけるレベル調整器の電気回路図、第６図は
同装置のアキユムレータの電気回路図、第７図は
従来の他のアナログミキシング装置の電気回路
図、第８図は本発明の他の実施例の各部の信号波
形図、第９図はオーバーフロー検出保護回路の具
体的な構成を示すブロツク図である。６……入力端子、７……入力インターフエイス
回路、８……マルチプレクス回路、９……レベル
調整器、１０……AD変換手段、１１……メモリ
ー回路、１２……零レベル信号発生器、１３……
データセレクタ回路、１４……切換信号発生回
路、１５……設定スイツチ群、１６……並列処理
乗算回路、１７……アキユムレータ、１８……Ｄ
型フリツプフロツプ、１９……オーバフロー検出
保護回路、２０……出力インターフエイス回路、
２１……制御信号発生回路。

Claims

【特許請求の範囲】

１ AD変換器によりデイジタル化された複数チ
ヤンネルのオーデイオ信号を、デイジタル信号の
まま混合するデイジタルミキシング装置におい
て、入力された信号を並列データに変換し、時分
割多重するマルチプレクス回路手段と、レベル調
整器およびその設定値をデイジタル化するAD変
換手段と、このAD変換手段により変換されたデ
ータを記憶し配列変換して出力するメモリ回路手
段と、前記レベル調整器にて零レベルに設定した
値を、前記AD変換手段によりデイジタル化した
値に相等する信号を発生する零レベル信号発生手
段と、上記メモリ回路手段と上記零レベル信号発
生手段の出力を切換えるデータセレクタ回路と、
このデータセレクタ回路に加える切換信号を発生
させる切換信号発生回路手段と、上記切換信号を
設定するスイツチ群と、上記マルチプレクス回路
手段と上記データセレクタ回路の出力の乗算を行
なう乗算回路手段と、得られた乗算結果を順次加
算してゆくアキユムレータ回路手段と、加算時に
発生するオーバーフローを検出し保護するオーバ
ーフロー検出保護回路手段と、時分割多重された
データを再び出力チヤンネルに分配する回路手段
を備え、ｍ、ｎを任意の正の整数として、任意の
ｍチヤンネルのデイジタル信号を、任意のレベル
で、任意の組合せのｎチヤンネルに混合して出力
することを特徴とするデイジタルミキシング装
置。