JPS63242177A - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JPS63242177A JPS63242177A JP62075710A JP7571087A JPS63242177A JP S63242177 A JPS63242177 A JP S63242177A JP 62075710 A JP62075710 A JP 62075710A JP 7571087 A JP7571087 A JP 7571087A JP S63242177 A JPS63242177 A JP S63242177A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- double
- static induction
- induction thyristor
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006698 induction Effects 0.000 claims abstract description 99
- 230000003068 static effect Effects 0.000 claims abstract description 71
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 230000001939 inductive effect Effects 0.000 claims 1
- 101000813777 Homo sapiens Splicing factor ESS-2 homolog Proteins 0.000 abstract description 13
- 102100039575 Splicing factor ESS-2 homolog Human genes 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 3
- 230000005611 electricity Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 101100226120 Mus musculus Ess2 gene Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004570 mortar (masonry) Substances 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明の電力変換装置を用いることにより直流から交流
へ変換するインバータ装置が構成できる。出力する交流
の周波数を自由１ζ変化させることができるので誘導機
などの制御ｌζ用いることもできる。また交流から直流
への変換を行うコンバータも構成できる。更にある周波
数の交流を他の周波数に変化させるサイクロコンバータ
も可能である。また交流の半周期の中でオン・オフを行
い電力の制御を行うこともできる。
へ変換するインバータ装置が構成できる。出力する交流
の周波数を自由１ζ変化させることができるので誘導機
などの制御ｌζ用いることもできる。また交流から直流
への変換を行うコンバータも構成できる。更にある周波
数の交流を他の周波数に変化させるサイクロコンバータ
も可能である。また交流の半周期の中でオン・オフを行
い電力の制御を行うこともできる。
本発明は叙上の如き電力変換装置Ｉζ関するものである
。
。
従来は、例えばインバータ回路を構成するためにトラン
ジスタあるいはサイリスタなどが用いられていた。第２
図（ａｌにゲートターンオフト駆動回路７〜１２が必要
である。ゲート駆動回路はＧＴＯサイリスタのゲートに
カソードから正と負のバイアスを加えてオン・オフさせ
るので、正と負の２つの電源が必要になる。この例の場
合はゲート駆動回路８ 、１０ 、１２の電源を共通に
用いることができるが、ゲート駆動回路７゜９．１１の
電源と合わせて４組の電源を必要とする。
ジスタあるいはサイリスタなどが用いられていた。第２
図（ａｌにゲートターンオフト駆動回路７〜１２が必要
である。ゲート駆動回路はＧＴＯサイリスタのゲートに
カソードから正と負のバイアスを加えてオン・オフさせ
るので、正と負の２つの電源が必要になる。この例の場
合はゲート駆動回路８ 、１０ 、１２の電源を共通に
用いることができるが、ゲート駆動回路７゜９．１１の
電源と合わせて４組の電源を必要とする。
第２図（ａｌに示した例の様な回路構成では、ゲート駆
動回路がスイッチング素子の数だけ必要であり、電源の
数も多く必要である。これらの使用数を減らすことによ
り部品点数が減り、全体の大きさを小さくできる。更に
ダブルゲート静電誘導サイリスタを用いることにより、
高電圧・大電流を扱う用途では損失の少ない回路を実現
できる。
動回路がスイッチング素子の数だけ必要であり、電源の
数も多く必要である。これらの使用数を減らすことによ
り部品点数が減り、全体の大きさを小さくできる。更に
ダブルゲート静電誘導サイリスタを用いることにより、
高電圧・大電流を扱う用途では損失の少ない回路を実現
できる。
電力変換装置を構成するために、スイッチング素子とし
てダブルゲート静電誘導サイリスタ（ＤＧＳ Ｉ Ｔｂ
ｙ 、）を用いる。ＤＧＳ Ｉ ’ｒｈｙ 、 は第
１ゲー）（Ｇｌ）と第２ゲート（Ｇ２）を持つ。Ｇｌは
カソード側からバイアスをかけて制御し、Ｇ２はアノー
ド側からバイアスをかけて制御するので、いくつかの回
路形式でＤＧｓＩ’ｒｈｙ、を制御できる。Ｇ１又はＧ
２を用いること番こより。
てダブルゲート静電誘導サイリスタ（ＤＧＳ Ｉ Ｔｂ
ｙ 、）を用いる。ＤＧＳ Ｉ ’ｒｈｙ 、 は第
１ゲー）（Ｇｌ）と第２ゲート（Ｇ２）を持つ。Ｇｌは
カソード側からバイアスをかけて制御し、Ｇ２はアノー
ド側からバイアスをかけて制御するので、いくつかの回
路形式でＤＧｓＩ’ｒｈｙ、を制御できる。Ｇ１又はＧ
２を用いること番こより。
ゲート制御回路をアノード側に設けることもカソード側
に設けることも可能になる。これにより２つのｐｃｓｒ
’ｒｈｙ、のゲート駆動回路の電源を共通にできる。ま
た２つのＤＧＳＩＴｈｙ、のゲートにひとつの同じ信号
を加えることにより。
に設けることも可能になる。これにより２つのｐｃｓｒ
’ｒｈｙ、のゲート駆動回路の電源を共通にできる。ま
た２つのＤＧＳＩＴｈｙ、のゲートにひとつの同じ信号
を加えることにより。
片法のＤＧＳＩＴｈｙ、をオンさせて、もう一方のＤＧ
Ｓ ｔ’ｒｈｙ 、をオフさせることもできる。
Ｓ ｔ’ｒｈｙ 、をオフさせることもできる。
ＤＧＳ Ｉ’ｒｈｙ、 を組み合わせて用い、制御す
る↓ ゲートとしてＧ１又はＧ、を適当に選ぶことにより、ゲ
ート駆動回路や電源の使用数を減らすことができる。更
に、ＤａｓＩ’ｒｈｙ、は高速のスイッチングが可能で
あるので損失を少なくすることが可能である。また光に
対する感度が高く、光によるオン・オフも可能となる。
る↓ ゲートとしてＧ１又はＧ、を適当に選ぶことにより、ゲ
ート駆動回路や電源の使用数を減らすことができる。更
に、ＤａｓＩ’ｒｈｙ、は高速のスイッチングが可能で
あるので損失を少なくすることが可能である。また光に
対する感度が高く、光によるオン・オフも可能となる。
第１図（Ｃ１にＤＧＳ Ｉ ’ｒｈｙ、の断面構造の模
式図とシンボルマークを示す。１はアノード、２は第２
ゲート、３は第１ゲート、４はカソードである。この他
に、ＭＯＳゲートやショットキーゲートのＤｃｓｉ’ｒ
ｈｙ、もてきる。第１図（ａｌにＤＧＳ ＩＴｈｙ、
を用いたインバータの回路例を示す。ＤＧＳ ｒ’ｒ
ｈｙ、 １ 、３のアノードを主電源の高電位側に接続
し、それぞれのカソードをＤＧＳ Ｉ−’ｒｈｙ、
２ 、４のそれぞれのアノードに接続し、ＤＧＳＩＴｂ
ｙ、２．４のカソードを主電源の低電位側に接続する。
式図とシンボルマークを示す。１はアノード、２は第２
ゲート、３は第１ゲート、４はカソードである。この他
に、ＭＯＳゲートやショットキーゲートのＤｃｓｉ’ｒ
ｈｙ、もてきる。第１図（ａｌにＤＧＳ ＩＴｈｙ、
を用いたインバータの回路例を示す。ＤＧＳ ｒ’ｒ
ｈｙ、 １ 、３のアノードを主電源の高電位側に接続
し、それぞれのカソードをＤＧＳ Ｉ−’ｒｈｙ、
２ 、４のそれぞれのアノードに接続し、ＤＧＳＩＴｂ
ｙ、２．４のカソードを主電源の低電位側に接続する。
ＤＧｓｔ’ｒｈｙ、 １のカソードとＤＧＳＩＴｂｙ、
２ のアノードの接続点とＤＧＳＩＴ−ｈｙ、 ３
のカソードとＤＧＳ Ｉ’ｒｈｙ、 ４ のアノードの
接続点の間に負荷９を接続する。ＤＧＳＩＴｈ−ｙ。
２ のアノードの接続点とＤＧＳＩＴ−ｈｙ、 ３
のカソードとＤＧＳ Ｉ’ｒｈｙ、 ４ のアノードの
接続点の間に負荷９を接続する。ＤＧＳＩＴｈ−ｙ。
１．３はゲート駆動回路５，７により第２ゲートで制御
される。ＤＧＳ Ｉ ’ｒｈｙ、 ２ 、４はゲート駆
動回路６，８により第１ゲートで制御される。この様な
構成にすることによりゲート駆動回路５゜７の電源を共
通にできて、ゲート駆動回路６゜８の電源を共通にでき
るので２組の正と負の電源があれば十分である。３相の
インバータ回路を構成した場合でも必要な電源の数は同
じである。負荷に流れる電流の向きを変える時のＤＧＳ
ｌＴｉ１ｙ、の状態を表１に示す。
される。ＤＧＳ Ｉ ’ｒｈｙ、 ２ 、４はゲート駆
動回路６，８により第１ゲートで制御される。この様な
構成にすることによりゲート駆動回路５゜７の電源を共
通にできて、ゲート駆動回路６゜８の電源を共通にでき
るので２組の正と負の電源があれば十分である。３相の
インバータ回路を構成した場合でも必要な電源の数は同
じである。負荷に流れる電流の向きを変える時のＤＧＳ
ｌＴｉ１ｙ、の状態を表１に示す。
表１
第１図（ｂｌに矩形波のインバータとして動作させる時
のゲート駆動回路のタイミングを示す。
のゲート駆動回路のタイミングを示す。
ゲート駆動回路５によりＤＧＳＩＴｈｙ、 １の第２ゲ
ートに負のバイアスを加えてオン状態にして、それと同
時にゲート駆動回路８によりＤＧＳＩＴｂｙ。
ートに負のバイアスを加えてオン状態にして、それと同
時にゲート駆動回路８によりＤＧＳＩＴｂｙ。
４の第１ゲートに正のバイアスを加えてオン状態にして
、電流を負荷の左から右へ流す。オフさせる時はゲート
駆動回路５によりＤＧＳＩＴｈｙ。
、電流を負荷の左から右へ流す。オフさせる時はゲート
駆動回路５によりＤＧＳＩＴｈｙ。
１の第２ゲートに正のバイアスを加えてオフさせて、そ
れと同時にゲート駆動回路８によりＤＧＳＩＴｈ７．４
の第１ゲートに負のバイアスを加えてオフさせる。
れと同時にゲート駆動回路８によりＤＧＳＩＴｈ７．４
の第１ゲートに負のバイアスを加えてオフさせる。
次に負荷を流れる電流の向きを逆にする時には、ゲート
駆動回路７によりＤＧＳＩＴｈｙ、３の第２ゲートに負
のバイアスを加えてオン状態にして、それと同時にゲー
ト駆動回路６によりＤＧＳ ｔ’ｒｈｙ、 ２の第１ゲ
ートｌζ正のバイアスを加えてオン状態にして、電流を
負荷の右から左へ流す。以上の動作を繰り返すことによ
り矩形波のインバータが実現できる。また、オンとオフ
の時間を変えることによりＰ Ｗ Ｍインバータ等も可
能である。ＤＧＳＩＴｂｙ、１．３の第１ゲートはそれ
ぞれのカソードに短絡し、ＤＧＳ Ｉ’ｒｈｙ、 ２
、４の第２ゲートはそれぞれのアノードに短絡しである
が、これらのゲート駆動回路に接続していないゲート端
子は開放にしても良い。ＤＧＳＩＴｈｙ、は光に対する
感度が高いので光トリガ・光クエンチにより動作させる
こともできる。またインバータを構成する時には、速動
し 過電流に対する保護回路を設けたり負荷短絡保護回路を
設けたりする。また用途に応じて逆導通用ダイオードや
スナバ回路をＤＧＳＩＴｈ７．に接続することもできる
。
駆動回路７によりＤＧＳＩＴｈｙ、３の第２ゲートに負
のバイアスを加えてオン状態にして、それと同時にゲー
ト駆動回路６によりＤＧＳ ｔ’ｒｈｙ、 ２の第１ゲ
ートｌζ正のバイアスを加えてオン状態にして、電流を
負荷の右から左へ流す。以上の動作を繰り返すことによ
り矩形波のインバータが実現できる。また、オンとオフ
の時間を変えることによりＰ Ｗ Ｍインバータ等も可
能である。ＤＧＳＩＴｂｙ、１．３の第１ゲートはそれ
ぞれのカソードに短絡し、ＤＧＳ Ｉ’ｒｈｙ、 ２
、４の第２ゲートはそれぞれのアノードに短絡しである
が、これらのゲート駆動回路に接続していないゲート端
子は開放にしても良い。ＤＧＳＩＴｈｙ、は光に対する
感度が高いので光トリガ・光クエンチにより動作させる
こともできる。またインバータを構成する時には、速動
し 過電流に対する保護回路を設けたり負荷短絡保護回路を
設けたりする。また用途に応じて逆導通用ダイオードや
スナバ回路をＤＧＳＩＴｈ７．に接続することもできる
。
第３図（ａ）にｐｃｓｒ’ｒｈｙ、を用イタインバータ
回シ。
回シ。
路側を示す。これは第１図（ａ）の回路に加えて、ＤＧ
Ｓ Ｉ’ｒｈｙ、 １ 、３の第１ゲートを制御するゲ
ート駆動回路１０ 、１２と、ＤＧＳ Ｉ Ｔｈｙ、
２ 、４の第２ゲートを制御するゲート駆動回路１１
、１３を有する回路である。ゲート駆動回路１０ 、１
１の電源は共通にできて、ゲート駆動回路１２ 、１３
の電源も共通にてきる。第３図ｔｂ＋にゲート駆動回路
のタイミングを示す。ゲート駆動回路１０ 、１１ 、
１２ 。
Ｓ Ｉ’ｒｈｙ、 １ 、３の第１ゲートを制御するゲ
ート駆動回路１０ 、１２と、ＤＧＳ Ｉ Ｔｈｙ、
２ 、４の第２ゲートを制御するゲート駆動回路１１
、１３を有する回路である。ゲート駆動回路１０ 、１
１の電源は共通にできて、ゲート駆動回路１２ 、１３
の電源も共通にてきる。第３図ｔｂ＋にゲート駆動回路
のタイミングを示す。ゲート駆動回路１０ 、１１ 、
１２ 。
１３のパルスのタイミングは、それぞれゲート駆動回路
５．６，７．８のパルスのタイミングと同じで、極性は
逆である。この回路においてはＤＧＳＩＴｈｙ、の２つ
のゲートを駆動するので、スイッチングが速くなり、よ
り低損失の電力変換装置を構成できる。
５．６，７．８のパルスのタイミングと同じで、極性は
逆である。この回路においてはＤＧＳＩＴｈｙ、の２つ
のゲートを駆動するので、スイッチングが速くなり、よ
り低損失の電力変換装置を構成できる。
第４図（ａｌにＤＧＳＩＴｈｙ、を用いたインバータ回
路例３を示す。ＤＧＳ ｔ’ｒｈｙ、 １ 、３ の
アノードを主電源の高電位側に接続し、それぞれのカン
−Ｖ ヲＤＧＳ ＩＴｈｙ、 ２ 、４のそれぞれのア
ノードに接続し、ＤＯＳ ｘ’ｒｈｙ、 ２ 、４ の
カソードを主電源の低電位側Ｉζ接続する。ＤＧＳＩＴ
ｈｙ、 １ のカソードとＤＧＳＩＴｈｙ、 ２のア
ノードの接続点と、ＤＧＳＩＴｂｙ、３のカソードとＤ
ＧＳＩＴｂｙ、４の７ノードの接続点の間に負荷９を接
続する。ＤＧＳＩＴＪ！、１．３の第１ゲートにフィル
タ回路５゜７を接続し、ＤＧＳＩＴｈｙ、 ２．４の第
２ゲートにフィルタ回路６．８を接続する。フィルタ回
路５とフィルタ回路６を接続し、そこにゲート駆動回路
１０を接続する。更にフィルタ回路７とフィルタ回路８
を接続し、そこにゲート駆動回路１１を接続する。第４
図（ｂｌ ｌこゲート駆動回路のタイミングを示す。ゲ
ート駆動回路１０と１１が、それぞれ正と負になるとき
は、ｐｃｙｓＩ’ｒｈｙ、 １ の第１ゲートにはフィ
ルタ回路５を通して短い正のパルスが加わり、ＤＧＳＩ
Ｔｂｙ、４の第２ゲートにはフィルタ回路８を通して短
い負のパルスが加わり、ＤＧＳ Ｉｒ’ｈｙ、 １ 、
４はオン状態になる。
路例３を示す。ＤＧＳ ｔ’ｒｈｙ、 １ 、３ の
アノードを主電源の高電位側に接続し、それぞれのカン
−Ｖ ヲＤＧＳ ＩＴｈｙ、 ２ 、４のそれぞれのア
ノードに接続し、ＤＯＳ ｘ’ｒｈｙ、 ２ 、４ の
カソードを主電源の低電位側Ｉζ接続する。ＤＧＳＩＴ
ｈｙ、 １ のカソードとＤＧＳＩＴｈｙ、 ２のア
ノードの接続点と、ＤＧＳＩＴｂｙ、３のカソードとＤ
ＧＳＩＴｂｙ、４の７ノードの接続点の間に負荷９を接
続する。ＤＧＳＩＴＪ！、１．３の第１ゲートにフィル
タ回路５゜７を接続し、ＤＧＳＩＴｈｙ、 ２．４の第
２ゲートにフィルタ回路６．８を接続する。フィルタ回
路５とフィルタ回路６を接続し、そこにゲート駆動回路
１０を接続する。更にフィルタ回路７とフィルタ回路８
を接続し、そこにゲート駆動回路１１を接続する。第４
図（ｂｌ ｌこゲート駆動回路のタイミングを示す。ゲ
ート駆動回路１０と１１が、それぞれ正と負になるとき
は、ｐｃｙｓＩ’ｒｈｙ、 １ の第１ゲートにはフィ
ルタ回路５を通して短い正のパルスが加わり、ＤＧＳＩ
Ｔｂｙ、４の第２ゲートにはフィルタ回路８を通して短
い負のパルスが加わり、ＤＧＳ Ｉｒ’ｈｙ、 １ 、
４はオン状態になる。
この時ＤＧＳ Ｉ’ｒｈｙ、 ２ の第２ゲートにはフ
ィルタ回路６を通して正の電圧が加わり、ＤＧＳ Ｉ
Ｔｈｙ。
ィルタ回路６を通して正の電圧が加わり、ＤＧＳ Ｉ
Ｔｈｙ。
３の第１ゲートにはフィルタ回路７を通して負の電圧が
加わり、 ｐｃｙｓｒ’ｒｈｙ、 ２．３はオフ状態に
なっている。ゲートＨ動回路１０と１１が反転して。
加わり、 ｐｃｙｓｒ’ｒｈｙ、 ２．３はオフ状態に
なっている。ゲートＨ動回路１０と１１が反転して。
それぞれ負と正番となるときは、ＤＧＳＩＴｂｙ、２の
第２ゲートとＤＧＳ Ｉ’ｒｈｙ、 ３の第１ゲートに
それぞれ負と正の短いパルスが加わりオン状態になる。
第２ゲートとＤＧＳ Ｉ’ｒｈｙ、 ３の第１ゲートに
それぞれ負と正の短いパルスが加わりオン状態になる。
この時ＤＧＳ ｘ’ｒｈｙ、 １の第１ゲートと ′Ｄ
ＧＳ ｔ’ｒｈｙ、 ４の第２ゲートにはそれぞれ負と
正の電圧が加わり、ＤＧＳＩＴｈｙ、１．４はオフ状態
になっている。この様にしてインバータの動作が行われ
る。ＤＧＳＩＴｈｙ、を用いたこの様な回路で、ひとつ
のゲート駆動回路で２つのＤａｓＩ’ｒｈｙ。
ＧＳ ｔ’ｒｈｙ、 ４の第２ゲートにはそれぞれ負と
正の電圧が加わり、ＤＧＳＩＴｈｙ、１．４はオフ状態
になっている。この様にしてインバータの動作が行われ
る。ＤＧＳＩＴｈｙ、を用いたこの様な回路で、ひとつ
のゲート駆動回路で２つのＤａｓＩ’ｒｈｙ。
を制御する電力変換装置ができる。
第５図（ａ）にＤＧＳＩＴｂｙ、を用いたインバータ回
路例４を示す。ここではＭＯＳ ＤｃｙｓＩ’ｒｈｙ
、を用いて第４図の様ｉこＭＯＳ Ｄａｓｔ’ｒｈｙ
、を接続する。ＭＯＳ ＤＧＳＩＴｈｙ、１の第１ゲー
トとＭＯ５ＤａｓＩ’ｒｈｙ、 ２ の第２ゲートを接
続し、そこにゲート駆動回路５を接続する。ＭＯＳ Ｄ
ｃｓｒ’ｒｈｙ、３の第１ゲートとＭＯＳ ＤＧＳＩ
Ｔｈ）ｊ、４の第２ゲートを接続し、そこにゲート駆動
回路６を接続する。ＭＯＳ ＤＧＳＩＴｂｙ、 は
ゲートがＭＯ３構造になっているので、ｐｎ接合の順方
向よりも大きな電圧を加えることができる。そのため、
２つのゲートを直結できる。第５図（ｂｌにゲート駆動
回路のタイミングを示す。ゲート駆動回路５と６がそれ
ぞれ正と負になるとき、ＭＯ３ＤＧＳＩＴｈｙ、１（７
）ｉｆ ’ｒ’ −） トＭＯ３ＤＧＳＩＴｈｙ、４（
Ｄ第２ゲートにはそれぞれ正と負の電圧が加わりオン状
態になる。ＭＯＳ ＤＧＳＩＴｈｙ、２の第２ゲート
とＭＯＳ ＤＧＳＩＴｈｙ、３の第１ゲートにはそれ
ぞれ正と負の電圧が加わるのでオフ状態になる。
路例４を示す。ここではＭＯＳ ＤｃｙｓＩ’ｒｈｙ
、を用いて第４図の様ｉこＭＯＳ Ｄａｓｔ’ｒｈｙ
、を接続する。ＭＯＳ ＤＧＳＩＴｈｙ、１の第１ゲー
トとＭＯ５ＤａｓＩ’ｒｈｙ、 ２ の第２ゲートを接
続し、そこにゲート駆動回路５を接続する。ＭＯＳ Ｄ
ｃｓｒ’ｒｈｙ、３の第１ゲートとＭＯＳ ＤＧＳＩ
Ｔｈ）ｊ、４の第２ゲートを接続し、そこにゲート駆動
回路６を接続する。ＭＯＳ ＤＧＳＩＴｂｙ、 は
ゲートがＭＯ３構造になっているので、ｐｎ接合の順方
向よりも大きな電圧を加えることができる。そのため、
２つのゲートを直結できる。第５図（ｂｌにゲート駆動
回路のタイミングを示す。ゲート駆動回路５と６がそれ
ぞれ正と負になるとき、ＭＯ３ＤＧＳＩＴｈｙ、１（７
）ｉｆ ’ｒ’ −） トＭＯ３ＤＧＳＩＴｈｙ、４（
Ｄ第２ゲートにはそれぞれ正と負の電圧が加わりオン状
態になる。ＭＯＳ ＤＧＳＩＴｈｙ、２の第２ゲート
とＭＯＳ ＤＧＳＩＴｈｙ、３の第１ゲートにはそれ
ぞれ正と負の電圧が加わるのでオフ状態になる。
またゲート駆動回路５と６がそれぞれ負と正になるとき
、ＭＯＳ ＤＧＳＩＴｈｙ、２の第２ゲートとＭＯＳ
ＤＧＳＩＴｈｙ、３の第１ゲートにはそれぞれ負と正の
電圧が加わりオン状態になる。ＭＯ５ＤＧＳＩＴｈｙ、
１の第１ゲートとＭＯＳ ＤＧＳＩＴｈｙ。
、ＭＯＳ ＤＧＳＩＴｈｙ、２の第２ゲートとＭＯＳ
ＤＧＳＩＴｈｙ、３の第１ゲートにはそれぞれ負と正の
電圧が加わりオン状態になる。ＭＯ５ＤＧＳＩＴｈｙ、
１の第１ゲートとＭＯＳ ＤＧＳＩＴｈｙ。
４の第２ゲートにはそれぞれ負と正の電圧が加わるので
オフ状態になる。この様にしてひとつのゲート駆動回路
で２つのＭＯＳ ＤＧＳＩＴｂｙ、を制御してインバ
ータ回路を構成できる。
オフ状態になる。この様にしてひとつのゲート駆動回路
で２つのＭＯＳ ＤＧＳＩＴｂｙ、を制御してインバ
ータ回路を構成できる。
第６図（ａｌにＤＧＳＩＴｈｙ、を用いた交流電力制御
回路例を示す。ＤＧＳ Ｉ Ｔ ｈｙ、 １のアノード
とＤＧＳ Ｉ Ｔｈｙ、 ２のカソードを接続して、Ｄ
ＧＳＩ’ｒｈｙ、ｔのカソードとＤＧＳ ｔ’ｒｈｙ、
２のアノードを接続する。ＤＧＳ Ｉ ”ｒｈｙ、
ｌのアノードとカソードの間に負荷９を通して交流電源
１０を接続する。
回路例を示す。ＤＧＳ Ｉ Ｔ ｈｙ、 １のアノード
とＤＧＳ Ｉ Ｔｈｙ、 ２のカソードを接続して、Ｄ
ＧＳＩ’ｒｈｙ、ｔのカソードとＤＧＳ ｔ’ｒｈｙ、
２のアノードを接続する。ＤＧＳ Ｉ ”ｒｈｙ、
ｌのアノードとカソードの間に負荷９を通して交流電源
１０を接続する。
ＤＧＳ ＩＴｈｙ、 １の第１ゲートと第２ゲートには
それぞれフィルタ回路６，３が接続される。
それぞれフィルタ回路６，３が接続される。
ＤＧＳ ｒ’ｒｈｙ、 ２の第１ゲートと第２ゲートに
はそれぞれフィルタ回路４．５が接続されている。
はそれぞれフィルタ回路４．５が接続されている。
フィルタ回路３，４は互いに接続されて、そこにゲート
駆動回路７が接続される。またフィルタ回路５，６も互
いに接続されて、そこにゲート接続回路８が接続される
。第６図（ｂｌに入出力波形とゲート駆動回路のタイミ
ングを示す。ゲート駆動回路７．８は交流電源に対して
位相をずらすことにより出力される電力を制御する。
駆動回路７が接続される。またフィルタ回路５，６も互
いに接続されて、そこにゲート接続回路８が接続される
。第６図（ｂｌに入出力波形とゲート駆動回路のタイミ
ングを示す。ゲート駆動回路７．８は交流電源に対して
位相をずらすことにより出力される電力を制御する。
第６図（ｂｌには位相が９０度ずれた場合を示す。ゲー
ト駆動回路７と８がそれぞれ負と正になるときはＤＧＳ
Ｉ Ｔｈｙ、 １の第１ゲートと第２ゲートには、そ
れぞれフィルタ回路６と３を通して正と負のパルスが加
わりオン状態になる。ｐｃｙｓｔ’ｒｈｙ。
ト駆動回路７と８がそれぞれ負と正になるときはＤＧＳ
Ｉ Ｔｈｙ、 １の第１ゲートと第２ゲートには、そ
れぞれフィルタ回路６と３を通して正と負のパルスが加
わりオン状態になる。ｐｃｙｓｔ’ｒｈｙ。
２の第１ゲートと第２ゲートには、それぞれフィルタ回
路４と５を通して負と正のパルスを加えてオフ状態１こ
なる。この時点から交流電源が零になるまでの間だけ負
荷に電流が流れる。次にゲート回路７と８がそれぞれ正
と負になる時にはＤＧＳ Ｉ Ｔｈｙ、 ２がオン状態
でＤＧＳ Ｉ’ｒｈｙ、 １がオフ状態となり、負荷に
逆方向の電流を流す。
路４と５を通して負と正のパルスを加えてオフ状態１こ
なる。この時点から交流電源が零になるまでの間だけ負
荷に電流が流れる。次にゲート回路７と８がそれぞれ正
と負になる時にはＤＧＳ Ｉ Ｔｈｙ、 ２がオン状態
でＤＧＳ Ｉ’ｒｈｙ、 １がオフ状態となり、負荷に
逆方向の電流を流す。
この様に位相を９０度ずらした場合には、出力される電
力は半分になる。この様な回路で交流電力制御ができる
。また、ＤＯＳ Ｉ’ｒｈｙ、 １の第２ゲ見 一トＤＧＳＩＴｈｙ、 ２の第１ゲートだけを制御する
回路か、またはＤＧＳ Ｉ ’ｒｈｙ、 １ の第１
ゲートとＤＧ Ｓ Ｉ Ｔｈｙ、 ２の第２ゲート だ
けを制御する回路でも、同様の電力制御を行うことがで
きる。
力は半分になる。この様な回路で交流電力制御ができる
。また、ＤＯＳ Ｉ’ｒｈｙ、 １の第２ゲ見 一トＤＧＳＩＴｈｙ、 ２の第１ゲートだけを制御する
回路か、またはＤＧＳ Ｉ ’ｒｈｙ、 １ の第１
ゲートとＤＧ Ｓ Ｉ Ｔｈｙ、 ２の第２ゲート だ
けを制御する回路でも、同様の電力制御を行うことがで
きる。
このような交流電力の変換装置としては、大型のも（７
） テ＋ｚ ５ｔａｔｉｃ Ｖａｒ ｃｏｍｐｅｎｓ＝
ｔｏｒ （ＳｖＣ）、Ｔｈｙｒｉｓｔｏｒ ５ｗ１ｔｃ
ｈｅｄ Ｃａｐａｃｉｔｏｒ Ｃｏｍｐｅｎｓａｔｏｒ
（ＴＳＣ）等に適用できる。
） テ＋ｚ ５ｔａｔｉｃ Ｖａｒ ｃｏｍｐｅｎｓ＝
ｔｏｒ （ＳｖＣ）、Ｔｈｙｒｉｓｔｏｒ ５ｗ１ｔｃ
ｈｅｄ Ｃａｐａｃｉｔｏｒ Ｃｏｍｐｅｎｓａｔｏｒ
（ＴＳＣ）等に適用できる。
第７図（ａｌ ＩＩ： ＤＧＳ Ｉ Ｔｈｙ、）縦続接
続回路例ヲ示す、 ＤＧｓｔ’ｒｈｙ、 １のカソード
とＤＧＳ Ｉ ’ｒｈｙ、２のアノードを接続する。Ｄ
ＧＳ ｒ’ｒｈｙ、 １の第１ゲートはゲート駆動回路
３′により制御されて、ＤＧＳ Ｉ ｈｙ、 ２の第２
ゲートはゲート駆動回路４により制御される。ゲート駆
動回路３と４の電源は共通１こできる。この様な回路を
縦続接続することにより、 ＤＧＳ ｘ’ｒｈｙ、 ２
個につき、正と負の電源１組で問答こ合う。また並列に
接続することも可能である。第７図（ｂ）にゲート駆動
回路のタイミングを示す。ゲート駆動回路３と４がそれ
ぞれ正と負の短いパルスを出すことにより、ＤＧＳ ｒ
’ｒｈｙ、 １と２はオン状態になる。またゲート駆動
回路３と４がそれぞれ負と正のパルスを出すことにより
、ＤＧＳ Ｉ’ｒｈｙ、 １と２はオフ状態になる。Ｄ
ＧＳＩＴｈｙ、は逆阻止型としても、或いは第２ゲート
をアノードとショートすればアノードショート型の単一
ゲートＳ Ｉ ’ｒｈｙ、としても動作できることから
本発明の電力変換装置は、ＤＧＳＩＴｂｙ、を用いるこ
とにより電圧型のみならず、電流型のインバータ等で要
求される素子の逆耐圧の必要な電力変換装置としても構
成できることはいうまでもない。
続回路例ヲ示す、 ＤＧｓｔ’ｒｈｙ、 １のカソード
とＤＧＳ Ｉ ’ｒｈｙ、２のアノードを接続する。Ｄ
ＧＳ ｒ’ｒｈｙ、 １の第１ゲートはゲート駆動回路
３′により制御されて、ＤＧＳ Ｉ ｈｙ、 ２の第２
ゲートはゲート駆動回路４により制御される。ゲート駆
動回路３と４の電源は共通１こできる。この様な回路を
縦続接続することにより、 ＤＧＳ ｘ’ｒｈｙ、 ２
個につき、正と負の電源１組で問答こ合う。また並列に
接続することも可能である。第７図（ｂ）にゲート駆動
回路のタイミングを示す。ゲート駆動回路３と４がそれ
ぞれ正と負の短いパルスを出すことにより、ＤＧＳ ｒ
’ｒｈｙ、 １と２はオン状態になる。またゲート駆動
回路３と４がそれぞれ負と正のパルスを出すことにより
、ＤＧＳ Ｉ’ｒｈｙ、 １と２はオフ状態になる。Ｄ
ＧＳＩＴｈｙ、は逆阻止型としても、或いは第２ゲート
をアノードとショートすればアノードショート型の単一
ゲートＳ Ｉ ’ｒｈｙ、としても動作できることから
本発明の電力変換装置は、ＤＧＳＩＴｂｙ、を用いるこ
とにより電圧型のみならず、電流型のインバータ等で要
求される素子の逆耐圧の必要な電力変換装置としても構
成できることはいうまでもない。
Ｃ発明の効果〕
実施例に示した様な回路構成をとることにより、従来は
ひとつのサイリスタに、１組の正と負の電源とゲート制
御回路が必要であったのに対して、使用する電源の数や
、ゲート制御回路の数を減らすことができ、結果として
装置が簡単になり小型化、軽量化が計られ、大きさも小
さくなる。これはＤｃｙｓＩ’ｒｈｙ、が２つのゲート
で制御できることによるものである。またＤＧＳ Ｉ’
ｒｈｙ、のスイッチング速度の速さを用いるとより低損
失の高周波の電力変換装置が実現できる。
ひとつのサイリスタに、１組の正と負の電源とゲート制
御回路が必要であったのに対して、使用する電源の数や
、ゲート制御回路の数を減らすことができ、結果として
装置が簡単になり小型化、軽量化が計られ、大きさも小
さくなる。これはＤｃｙｓＩ’ｒｈｙ、が２つのゲート
で制御できることによるものである。またＤＧＳ Ｉ’
ｒｈｙ、のスイッチング速度の速さを用いるとより低損
失の高周波の電力変換装置が実現できる。
例えばキャリア周波数は１００ ｋＨｚ〜ｌ ＭＨｚま
で高くできる。また逆方向阻止電圧も高くできることか
ら逆阻止電圧の要求される交流電力制御、電流型インバ
ータ等にも有効である。
で高くできる。また逆方向阻止電圧も高くできることか
ら逆阻止電圧の要求される交流電力制御、電流型インバ
ータ等にも有効である。
第１図ｆａｔはＤＧＳＩＴｈｙ、 を用いインバータ回
路例で１〜４はＤＧＳＩＴｈｙ、、 ５〜８はゲート駆
動回路、９は負荷、第１図（ｂｌはゲート駆動回路のタ
イミングを示す図、第１図（Ｃ１はＤＧＳＩＴｈｙ。 の断面模式図とシンボルマークを示す図、第２３図（ａ
ｌはＤＧ Ｓ Ｉ Ｔｈｙ、’；ｉ用イタインバータ回
路例で、１〜４はＤＧＳＩＴｈｙ、、 ５〜８と１０〜
１３ はゲート駆動回路、９は負荷、第３図（ｂｌは
ゲート駆動回路のタイミングを示す図、第４図（ａｌは
ＤＧＳＩＴｈｙ、を用いたインバータ回路例で、１〜４
はＤＧＳ Ｉ ’ｒｈｙ、 、 ５ヒフは正のパルスと
負の電圧を通過させるフィルタ回路、６と８は負のパル
スと正の電圧を通過させるフィルタ回路。 ９は負荷、１０と１１はゲート駆動回路、第４図（ｂｌ
はゲート駆動回路のタイミングを示す図、第５図［ａ）
はＤＧＳＨＴｈｙ、を用いたインバータ回路例で、１〜
４はＭＯＳ ｐＧｓｒ’ｒｈｙ、、５と６はゲート駆動
回路、７は負荷、第５図（ｂ）はゲート駆動回路のタイ
ミングを示す図、第６図ｆａ）はＤＧＳＩＪ！李す帥斐
≧ヒ己感田皇復屁ノ Ｔｌ１ｙ、、、３と５は負のパルスと正の電圧を通過さ
せるフィルタ回路、４と６は正のパルスと負の電圧を通
過させるフィルタ回路、７と８はゲート駆動回路、９は
負荷、１０は交流電源、第６図ｆｂ）はゲート駆動回路
のタイミングを示す図、第７図ｆａｔはＤＧＳＩＴｈ３
Ｆ、を用いた縦続接続回路で、１と２はＤＧＳＩＴｈｙ
、、 ３と４はゲート駆動回路。 第７図＋ｂｌはゲート駆動回路のタイミングを示す図で
ある。 臼１ （α ） ３／、：。 （ＣＬ） Ｃｂ） （ｃＬ） ；】３； 范３【Ｚ 苫４； （久 ） （し ） ８Ｓ：。 （α ） ６Ｊ
路例で１〜４はＤＧＳＩＴｈｙ、、 ５〜８はゲート駆
動回路、９は負荷、第１図（ｂｌはゲート駆動回路のタ
イミングを示す図、第１図（Ｃ１はＤＧＳＩＴｈｙ。 の断面模式図とシンボルマークを示す図、第２３図（ａ
ｌはＤＧ Ｓ Ｉ Ｔｈｙ、’；ｉ用イタインバータ回
路例で、１〜４はＤＧＳＩＴｈｙ、、 ５〜８と１０〜
１３ はゲート駆動回路、９は負荷、第３図（ｂｌは
ゲート駆動回路のタイミングを示す図、第４図（ａｌは
ＤＧＳＩＴｈｙ、を用いたインバータ回路例で、１〜４
はＤＧＳ Ｉ ’ｒｈｙ、 、 ５ヒフは正のパルスと
負の電圧を通過させるフィルタ回路、６と８は負のパル
スと正の電圧を通過させるフィルタ回路。 ９は負荷、１０と１１はゲート駆動回路、第４図（ｂｌ
はゲート駆動回路のタイミングを示す図、第５図［ａ）
はＤＧＳＨＴｈｙ、を用いたインバータ回路例で、１〜
４はＭＯＳ ｐＧｓｒ’ｒｈｙ、、５と６はゲート駆動
回路、７は負荷、第５図（ｂ）はゲート駆動回路のタイ
ミングを示す図、第６図ｆａ）はＤＧＳＩＪ！李す帥斐
≧ヒ己感田皇復屁ノ Ｔｌ１ｙ、、、３と５は負のパルスと正の電圧を通過さ
せるフィルタ回路、４と６は正のパルスと負の電圧を通
過させるフィルタ回路、７と８はゲート駆動回路、９は
負荷、１０は交流電源、第６図ｆｂ）はゲート駆動回路
のタイミングを示す図、第７図ｆａｔはＤＧＳＩＴｈ３
Ｆ、を用いた縦続接続回路で、１と２はＤＧＳＩＴｈｙ
、、 ３と４はゲート駆動回路。 第７図＋ｂｌはゲート駆動回路のタイミングを示す図で
ある。 臼１ （α ） ３／、：。 （ＣＬ） Ｃｂ） （ｃＬ） ；】３； 范３【Ｚ 苫４； （久 ） （し ） ８Ｓ：。 （α ） ６Ｊ
Claims (8)
- （１）複数のダブルゲート静電誘導サイリスタを用いて
電力変換装置を構成する回路において、いくつかのダブ
ルゲート静電誘導サイリスタの駆動回路の電源を共通に
することを特徴とする電力変換装置。 - （２）複数のダブルゲート静電誘導サイリスタを用いて
電力変換装置を構成する回路において、いくつかのダブ
ルゲート静電誘導サイリスタの駆動用の信号を共通にす
ることを特徴とする電力変換装置。 - （３）２個を１組とするダブルゲート静電誘導サイリス
タにおいて、第１のダブルゲート静電誘導サイリスタの
アノードを主電源の高電位側に接続し、前記第１のダブ
ルゲート静電誘誘導サイリスタのカソードと第２のダブ
ルゲート静電誘導サイリスタのアノードを接続し、前記
第２のダブルゲート静電誘導サイリスタのカソードを主
電源の低電位側に接続し、前記第１のダブルゲート静電
誘導サイリスタの第２ゲートに前記第１のダブルゲート
静電誘導サイリスタのアノードから正と負のバイアスを
加えることができる第１のゲート駆動回路を有し、前記
第２のダブルゲート静電誘導サイリスタの第１ゲートに
前記第２のダブルゲート静電誘導サイリスタのカソード
から正と負のバイアスを加える第２のゲート駆動回路を
有し、前記第２個を１組とするダブルゲート静電誘導サ
イリスタをいくつか並列に接続して、各２個を１組とす
るダブルゲート静電誘導サイリスタの第１のダブルゲー
ト静電誘導サイリスタのカソードと第２のダブルゲート
静電誘導サイリスタのアノードとの接続点の間に負荷を
接続する回路において、各２個を１組とするダブルゲー
ト静電誘導サイリスタの第１の静電誘導サイリスタの第
１のゲート駆動回路の電源を共通にして、第２の静電誘
導サイリスタの第２のゲート駆動回路の電源を共通にす
ることを特徴とする電力変換装置。 - （４）前記第１のダブルゲート静電誘導サイリスタの第
１ゲートに前記第１のダブルゲート静電誘導サイリスタ
のカソードから正と負のバイアスを加える第３のゲート
駆動回路を有し、前記第２のダブルゲート静電誘導サイ
リスタの第２ゲートに前記第２のダブルゲート静電誘導
サイリスタのアノードから正と負のバイアスを加える第
４のゲート駆動回路を有することを特徴とする前記特許
請求の範囲第３項記載の電力変換装置。 - （５）２個を１組とするダブルゲート静電誘導サイリス
タにおいて、第１のダブルゲート静電誘導サイリスタの
アノードを主電源の高電位側に接続し、前記第１のダブ
ルゲート静電誘導サイリスタのカソードと第２のダブル
ゲート静電誘導サイリスタのアノードを接続し、前記第
２のダブルゲート静電誘導サイリスタのカソードを主電
源の低電位側に接続し、前記第１のダブルゲート静電誘
導サイリスタの第１ゲートに前記第１のダブルゲート静
電誘導サイリスタのカソードに対して正のパルスを通過
させて負のバイアスを加えられる第１のフィルタ回路を
接続し、前記第２のダブルゲート静電誘導サイリスタの
第２ゲートに前記第２のダブルゲート静電誘導サイリス
タのアノードに対して負のパルスを通過させて正のバイ
アスを加えられる第２のフィルタ回路を接続し、第１の
フィルタ回路と第２のフィルタ回路を接続し、正と負に
変化するひとつのゲート駆動用信号を加えることにより
、第１のダブルゲート静電誘導サイリスタと第２のダブ
ルゲート静電誘導サイリスタを同時に駆動し、前記２個
を１組とするダブルゲート静電誘導サイリスタをいくつ
か並列に接続して、各２個を１組とするダブルゲート静
電誘導サイリスタの第１のダブルゲート静電誘導サイリ
スタのカソードと第２のダブルゲート静電誘導サイリス
タのアノードとの接続点の間に負荷を接続する回路にお
いて、各２個を１組とするダブルゲート静電誘導サイリ
スタの第１のダブルゲート静電誘導サイリスタと第２ダ
ブルゲート静電誘導サイリスタをひとつのゲート駆動用
信号で制御することを特徴とする電力変換装置。 - （６）２個を１組とするダブルＭＯＳゲート静電誘導サ
イリスタにおいて、第１のダブルＭＯＳゲート静電誘導
サイリスタのアノードを主電源の高電位側に接続し、前
記第１のダブルＭＯＳゲート静電誘導サイリスタのカソ
ードと第２のダブルＭＯＳゲート静電誘導サイリスタの
アノードを接続し、前記第２のダブルＭＯＳゲート静電
誘導サイリスタのカソードを主電源の低電位側に接続し
、前記第１のダブルＭＯＳゲート静電誘導サイリスタの
第１ゲートと前記第２のダブルＭＯＳゲート静電誘導サ
イリスタの第２ゲートを接続して正と負に変化するひと
つのゲート駆動用信号を加えることにより第１のダブル
ＭＯＳゲート静電誘導サイリスタと第２のダブルＭＯＳ
ゲート静電誘導サイリスタを同時に駆動し、前記２個を
１組とするダブルＭＯＳゲート静電誘導サイリスタをい
くつか並列に接続して、各２個を１組とするダブルＭＯ
Ｓゲート静電誘導サイリスタの第１のダブルＭＯＳゲー
ト静電誘導サイリスタのカソードと第２のダブルＭＯＳ
ゲート静電誘導サイリスタのアノードとの接続点の間に
負荷を接続する回路において、各２個を１組とするダブ
ルＭＯＳゲート静電誘導サイリスタの第１のダブルＭＯ
Ｓゲート静電誘導サイリスタと第２のダブルＭＯＳゲー
ト静電誘導サイリスタをひとつのゲート駆動用信号で直
接に制御することを特徴とする電力変換装置。 - （７）第１のダブルゲート静電誘導サイリスタのアノー
ドと第２のダブルゲート静電誘導サイリスタのカソード
を接続し、前記第１のダブルゲート静電誘導サイリスタ
のカソードと前記第２のダブルゲート静電誘導サイリス
タのアノードを接続し、前記第１のダブルゲート静電誘
導サイリスタのアノードと前記第１のダブルゲート静電
誘導サイリスタのカソードの間に負荷を入れて交流電源
を接続し、前記第１のダブルゲート静電誘導サイリスタ
の第２ゲートに前記第１のダブルゲート静電誘導サイリ
スタのアノードに対して負のパルスを通過させて正バイ
アスを加えられる第１のフィルタ回路を接続し、前記第
２のダブルゲート静電誘導サイリスタの第１ゲートに前
記第２のダブルゲート静電誘導サイリスタのカソードに
対して正のパルスを通過させて負のバイアスを加えられ
る第２フィルタ回路を接続し、前記第１のフィルタ回路
と前記第２のフィルタ回路を接続し、正と負に変化する
ひとつのゲート駆動用信号を加えることにより、前記第
１のダブルゲート静電誘導サイリスタと前記第２のダブ
ルゲート静電誘導サイリスタを同時に駆動し、前記第１
のダブルゲート静電誘導サイリスタの第１ゲートに前記
第１のダブルゲート静電誘導サイリスタのカソードに対
して正のパルスを通過させて負のバイアスを加えられる
第３のフィルタ回路を接続し、前記第２のダブルゲート
静電誘導サイリスタの第２ゲートに前記第２のダブルゲ
ート静電誘導サイリスタのアノードに対して負のパルス
を通過させて正のバイアスを加えられる第４のフィルタ
回路を接続し、前記第３のフィルタ回路と前記第４のフ
ィルタ回路を接続し、正と負に変化するひとつのゲート
駆動用信号を加えることにより、前記第１のダブルゲー
ト静電誘導サイリスタと前記第２のダブルゲート静電誘
導サイリスタを同時に駆動することを特徴とする電力変
換装置。 - （８）２個を１組とするダブルゲート静電誘導サイリス
タにおいて、第１のダブルゲート静電誘導サイリスタの
カソードと第２のダブルゲート静電誘導サイリスタのア
ノードを接続し、前記第１のダブルゲート静電誘導サイ
リスタの第１ゲートに前記第１のダブルゲート静電誘導
サイリスタのカソードから正と負のバイアスを加えられ
る第１のゲート駆動回路を有し、前記第２のダブルゲー
ト静電誘導サイリスタの第２ゲートに前記第２のダブル
ゲート静電誘導サイリスタのアノードから正と負のバイ
アスを加えられる第２のゲート駆動回路を有し、各２個
を１組とするダブルゲート静電誘導サイリスタを縦続接
続して、各２個を１組とするダブルゲート静電誘導サイ
リスタの第１のゲート駆動回路と第２のゲート駆動回路
の電源を共通にすることを特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62075710A JP2660403B2 (ja) | 1987-03-27 | 1987-03-27 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62075710A JP2660403B2 (ja) | 1987-03-27 | 1987-03-27 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63242177A true JPS63242177A (ja) | 1988-10-07 |
| JP2660403B2 JP2660403B2 (ja) | 1997-10-08 |
Family
ID=13584060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62075710A Expired - Lifetime JP2660403B2 (ja) | 1987-03-27 | 1987-03-27 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2660403B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006246617A (ja) * | 2005-03-03 | 2006-09-14 | Nissan Motor Co Ltd | 電力変換装置 |
| JP2017216865A (ja) * | 2016-05-25 | 2017-12-07 | パナソニックＩｐマネジメント株式会社 | 電力変換回路及び電力伝送システム |
| JP2017216864A (ja) * | 2016-05-26 | 2017-12-07 | パナソニックＩｐマネジメント株式会社 | 電力変換回路及び電力伝送システム |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5275024U (ja) * | 1975-12-03 | 1977-06-04 | ||
| JPS54102609U (ja) * | 1977-12-28 | 1979-07-19 | ||
| JPS5494888A (en) * | 1978-01-11 | 1979-07-26 | Handotai Kenkyu Shinkokai | Electrostatic induction semiconductor |
| JPS59156165A (ja) * | 1983-02-24 | 1984-09-05 | Semiconductor Res Found | 電力変換装置 |
| JPS61144796U (ja) * | 1985-02-27 | 1986-09-06 |
-
1987
- 1987-03-27 JP JP62075710A patent/JP2660403B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5275024U (ja) * | 1975-12-03 | 1977-06-04 | ||
| JPS54102609U (ja) * | 1977-12-28 | 1979-07-19 | ||
| JPS5494888A (en) * | 1978-01-11 | 1979-07-26 | Handotai Kenkyu Shinkokai | Electrostatic induction semiconductor |
| JPS59156165A (ja) * | 1983-02-24 | 1984-09-05 | Semiconductor Res Found | 電力変換装置 |
| JPS61144796U (ja) * | 1985-02-27 | 1986-09-06 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006246617A (ja) * | 2005-03-03 | 2006-09-14 | Nissan Motor Co Ltd | 電力変換装置 |
| JP4687146B2 (ja) * | 2005-03-03 | 2011-05-25 | 日産自動車株式会社 | 電力変換装置 |
| JP2017216865A (ja) * | 2016-05-25 | 2017-12-07 | パナソニックＩｐマネジメント株式会社 | 電力変換回路及び電力伝送システム |
| JP2017216864A (ja) * | 2016-05-26 | 2017-12-07 | パナソニックＩｐマネジメント株式会社 | 電力変換回路及び電力伝送システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2660403B2 (ja) | 1997-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4564895A (en) | Neutrally clamped PWM half-bridge inverter | |
| US4316243A (en) | Power FET inverter drive circuit | |
| US4128793A (en) | Power circuit for variable frequency, variable magnitude power conditioning system | |
| US20190140548A1 (en) | Power-Packet-Switching Circuits Using Stacked Bidirectional Switches | |
| US4319318A (en) | Voltage reapplication rate control for commutation of thyristors | |
| EP2871763A1 (de) | Ansteuersystem zur Ansteuerung von Brückenschaltungen mit symmetrisch geerdetem Zwischenkreis | |
| JPS63242177A (ja) | 電力変換装置 | |
| GB1083867A (en) | Arrangements for the conversion of a direct voltage into a sinusoidal alternating voltage | |
| US3601682A (en) | Static inverter for ensuring smooth supply of power for leading and lagging load currents | |
| US4220989A (en) | Polyphase variable frequency inverter with output voltage control | |
| US5504410A (en) | Switching circuit | |
| DE102022109825B3 (de) | Generalisierte Multilevelkonverter-Schaltungstopologie mit geschalteten Kondensatoren | |
| US4208711A (en) | Inverter with naturally commutated mixer | |
| US4528461A (en) | Integrated circuit switch using stacked SCRs | |
| JPS6036711B2 (ja) | インバ−タ装置 | |
| DE3639495A1 (de) | Beschaltung der schalter von pulswechselrichtern und gleichstrom-halbleiterstellern fuer den mehrquadrantenbetrieb | |
| Najafi et al. | Multilevel inverters for photovoltaic energy systems in hybrid-renewable energy systems | |
| US4247887A (en) | AC--AC Converter device | |
| US4308578A (en) | Inverter device | |
| US3469114A (en) | Electronic switch and control circuit therefor | |
| GB1051411A (ja) | ||
| JPH02246097A (ja) | 半導体回路 | |
| JPS5914367A (ja) | インバ−タの並列装置 | |
| JPS6132914B2 (ja) | ||
| JP3367536B2 (ja) | サーボモータの駆動制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |