JPS61144796U - - Google Patents

Description

【図面の簡単な説明】

第１図はこの考案の一実施例であるインバータ
装置の回路構成図、第２図はこの考案のＰＣＨ―
ＦＥＴの駆動回路図、第３図はこのＰＣＨ―ＦＥ
Ｔの駆動回路の動作を説明するための図、第４図
はこの考案のＮＣＨ―ＦＥＴの駆動回路図、第５
図はこのＮＣＨ―ＦＥＴの駆動回路の動作を説明
するための図、第６図は従来のインバータ装置の
回路構成図である。 図中、１は電源、２は負荷、３，１５ａ，１５
ｂ，１５ｃ，１５ｄはコンデンサ、４ａ，４ｂ，
はＰＣＨ―ＦＥＴ、５ａ，５ｂはＮＣＨ―ＦＥＴ
、６ａ，６ｂ，６ｃ，６ｄは定電圧ダイオード、
７ａ，７ｂ，７ｃ，７ｄ，９ａ，９ｂ，１０ａ，
１０ｂ，１２ａ，１２ｂ，１３ａ，１３ｂ，１４
ａ，１４ｂ，１４ｃ，１４ｄは抵抗、８ａ，８ｂ
はトランジスタ、１１ａ，１１ｂ，１１ｃ，１１
ｄはコンパレータ、１５はダイオードである。な
お、各図中同一符号は同一または相当部分を示す
。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 直流を直流、または交流に変換し２アーム
   若しくは３アームを有するインバータ装置におい
   て、主回路の上段に接続したＰチヤンネルＦＥＴ
   と、主回路の下段に接続したＮチヤンネルＦＥＴ
   とを備えたことを特徴とするインバータ装置。 (2) 上記ＰチヤンネルＦＥＴのソースにカソー
   ドを、ゲートにアノードを接続した定電圧ダイオ
   ードと、同様にソースとカソードの間に接続した
   コンデンサと、ＰチヤンネルＦＥＴのソースにエ
   ミツタをゲートにコレクタを接続したＰＮＰトラ
   ンジスタと、ＰチヤンネルＦＥＴのゲートと電源
   の○−端子に接続した抵抗と、上記ＰＮＰトラン
   ジスタのエミツタとベースの間に接続した抵抗と
   、上記ＰＮＰトランジスタのベースに一端を接続
   した抵抗とこの抵抗の他端に出力端子を接続し、
   ＰＷＭ信号によりＯＮ・ＯＦＦするオープンコレ
   クタのコンパレータとから構成したことを特徴と
   する実用新案登録請求の範囲第(1)項記載のイン
   バータ装置。 (3) 上記ＮチヤンネルＦＥＴのゲートにカソー
   ドを、ソースにアノードを接続した定電圧ダイオ
   ードと、同様にソースとカソードの間に接続した
   コンデンサと、電源の○＋端子とＮチヤンネルＦ
   ＥＴのゲートとの間に接続した抵抗と、Ｎチヤン
   ネルＦＥＴのゲートに出力端子を接続しＰＷＭ信
   号によりＯＮ・ＯＦＦするオープンコレクタのコ
   ンパレータとから構成したことを特徴とする実用
   新案登録請求の範囲第(1)項記載のインバータ装
   置。