JPS63241892A - 端子等の製造方法 - Google Patents

端子等の製造方法

Info

Publication number
JPS63241892A
JPS63241892A JP7672887A JP7672887A JPS63241892A JP S63241892 A JPS63241892 A JP S63241892A JP 7672887 A JP7672887 A JP 7672887A JP 7672887 A JP7672887 A JP 7672887A JP S63241892 A JPS63241892 A JP S63241892A
Authority
JP
Japan
Prior art keywords
alloy
head
terminal
silver
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7672887A
Other languages
English (en)
Inventor
藤好 克聡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP7672887A priority Critical patent/JPS63241892A/ja
Publication of JPS63241892A publication Critical patent/JPS63241892A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Electrical Connectors (AREA)
  • Manufacture Of Switches (AREA)
  • Contacts (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明はIC基盤に用いられるリレー接点あるい【より
シー接点用端子やセラミックスレイヤーパッケージに用
いられる頭部とテール部に良導電体のリレー接点用チッ
プまたは接合用チップが固着された端子等の製造方法に
関する。
「従来の技術」 従来のセラミックスレイヤーパッケージ用端子はセラミ
ックスのf!服係数が広い温度範囲で一致すること、金
属とセラミックスとの接触部の密着性が良り、機械的強
度も良いことが要求されているため、鉄・ニッケル・コ
バルト合金等の31着材を用いて、端部にフランジ部を
形成した丸棒状の端子形状に形成されていた。
しかしながら、このようなリレー接点やエポキシパッケ
ージ、セラミックスレイヤーパッケージ用端子はセラミ
ックスレイヤーパッケージに取付ける場合、別途にロー
タリーテーブルと、高周波誘電の装置を組合せた、仮溶
着機械機器を用意し、予めリベット状に形成した端子胴
体に、これも予め銀酸化カドミウムや銀ロー半田等のボ
ール状の溶着チップを仮溶着し、この後、別工程による
ロータリーテーブルを利用したプレス(冷間プレス)に
よって頭部およびテール部のボール状の溶着チップをプ
レス成形によって目的形状に成形し、その後、さらに不
活性ガス炉に入れて胴部に対して頭部、テール部の仮溶
着・プレス成形部の界面が固相合金拡散するように所定
の温度と時間をかけて界面を接合させ、その後バレル加
工や洗浄加工等を行って、電気用リレー接点ユニットや
PC基盤、エポキシパッケージ、セラミックスパッケー
ジ等に取付けていた。
したがって、銀酸化カドミウムや銀ローのチップの接合
加工やパッケージ用端子の接合加工に大変な工数がかか
るという欠点があった。
「本発明の目的」 本発明は以上のような従来の欠点に名み、頭部とテール
部に銀酸化カドミウムや銀ロー等の接合用チップを極め
て簡単に固定することができる、製造が容易でコストの
低減を図ることのできる端子等の製造方法を得るにある
「本発明の目的を達成するための手段」本発明は端子等
を形成することのできる線材を所定長さ寸法に切断する
切断工程と、この切断工程によって形成された所定長さ
寸法の線材に頭部を形成する頭部形成工程と、この頭部
形成工程と同時あるいは後で頭部およびテール部にリレ
ー接点用チップあるいは接合用チップを圧着固定するリ
レー接点用チップあるいは接合用チップ圧着固定工程と
を含むことを特徴としている。
「本発明の実施例」 以下、図面に示す実施例により、本発明の詳細な説明す
る。
第1図ないし第3図の実施例において、1は銅、銅合金
、真ちゅう、銀、銀合金、金合金、白金ロジウム合金、
コバール等の線材2を所定長さ寸法に切断する切断工程
で、この切断工程1で使用される線材2は主に銅または
銅合金例えば銅が60%以上含むもので、例えば、神戸
1314株式会社製のKTF−1、KIF−2、K11
−4、KLF−5、K[F−7、KLFl 25、KL
Fl 16、KICC−D−ANO19210、CAC
92CDAN0,72500等の合金が使用される。
また、前記線材2は5m+−0,1履の直径に形成され
てものが使用され、3 mm〜30 rnrnの長さに
切断される。
3は前記切断工程1で所定長さ寸法に切断された線材2
aの上端部および下端部に接合用チ・ンプ5が圧着固定
された頭部4および接合用チップ5が圧着固定されたテ
ール部6を形成する頭部形成工程と接合用固定工程とを
同時に行う接合用チップ固定工程で、この接合用チップ
固定工程3は金型7の成形孔8内に、まず接合用チップ
5を挿入した後、所定長さ寸法に切断された線材2aを
挿入する。
さらに、この線材2aの上部に接合用チップ5を置き、
140 Kg / mrtr 2以上の圧力を加えるこ
とにより、直径が01#〜0.75mmの頭部4および
該頭部4の上面に接合用チップ5が圧着固定されるとと
もに、下部にも接合用チップ5が圧も固定さ   ・れ
たテール部6ができ、第2図および第3図に示すような
端子9が形成される。
前記接合用チップ5は銀ロー、銀酸化カドミウム、銀、
ハンダ、スズ、銅合金等のいずれかで形成されたものが
使用されている。
上記製造方法によって製造された端子9は、頭部4とテ
ール部6に接合用チップ5.5が圧着固定されているた
め、セラミックスレイヤーパッケージのセラミックスレ
イヤーパッケージ用端子取付は孔内に頭部を自動的に挿
入して整列させた後、炉内で加熱することにより、接合
用チップ5が溶解して溶着固定される。
なお、本実施例では線材2として銅合金を用いたものに
ついて説明したが、本発明はこれに限らず、銀、銀合金
、銅、真ちゅう等の線材を用いてもよい。
「本発明の異なる実施例」 次に第4図ないし第16図に示す本発明の異なる実施例
につき説明する。なお、これらの実施例の説明に当って
、前記本発明の実施例と同一構成部分には同一符号を付
して重複する説明を省略する。
第4図および第5図の実施例において、前記本発明の実
施例と主に異なる点は接合用チップ固定工程3Aで、こ
の接合用チップ固定工程3Aは直径が0.75 mの所
定寸法に切断された線材2aを用いて形成した点で、こ
のようにして端子9Aを形成することにより、金型のテ
ール部形成部を丸く形成しておけば、テール部6を自動
的に丸く形成することができる。
第6図および第7図の実施例において、前記本発明の実
施例と主に異なる点は接合用チップ固定工程3Bで、こ
の接合用チップ固定′工程3Bは端子本体10の略中央
部にフランジ部11を頭部4と同時に形成した点で、こ
のようにして端子9Bを製造しても同様な作用効果があ
る。
第8図および第9図の実施例において、前記本発明の実
施例と主に異なる点は接合用チップ固定工程3Cで、こ
の接合用チップ固定工程3Cは頭部4と、この頭部4の
近傍にフランジ部12を同時に形成した点で、このよう
にして端子9Cを製造しても同様な作用効果がある。
第10図ないし第12図の実施例において、前記本発明
の実施例と主に異なる点は中心部が銅、銅合金あるいは
真ちゅう等の芯材2bで形成され、外周部をコバールあ
るいは42Ni等の封管材2Cで覆った線材2Aを用い
て端子9Dを製造した点で、このように構成された線材
2Aを用いても良い。
なお、線材2Aの芯材2bの外周部を覆う封管材2Cは
、芯材2bのボリュームの45%以下のボリュームとな
るように設定されている。
第13図および第14図の実施例において、前記本発明
の実施例と主に異なる点は接合用チップ固定工程3Fを
線材2aの一端部に頭部4を形成する頭部形成工程13
と、この頭部形成工程13で形成された頭部4とテール
部に接合用チップ5.5を圧着固定させる接合用チップ
圧着工程14とで行った点で、このようにして端子9E
を製造しても良い。
第15図および第16図の実施例において、前記本発明
の実施例と主に異なる点は接合用チップ固定工程3Fで
、この接合用チップ固定工程3Fは線材2aの一端部に
頭部4を形成する際に接合用チップ5頭部4の背面にま
でまわって固定できる用にした点で、このようにして端
子9Fを製造しても良い。
なJ3、前記本発明の実施例では端子を製造する方法に
付いて説明したが本発明はこれに限らずリレー接点やP
GAリードピン等も同様に製造することができる。
「本発明の効果」 以上の説明から明らかなように、本発明にあっては次に
列挙する効果がある。
(1)端子等を形成することのできる線材を所定長さ寸
法に切断する切断工程と、この切断工程によって形成さ
れた所定長さ寸法の線材に頭部を形成する頭部形成工程
と、この頭部形成工程と同時あるいは後で頭部およびテ
ール部にリレー接点用チップあるいは接合用チップを圧
着固定するリレー接点用チップあるいは接合用チップ圧
着固定工程とからなるので、容易に銀ロー等の溶着チッ
プを頭部とテール部に脱落しないように圧着固定するこ
とができる。したがって、製造が容易にでき、接合強度
は従来の工法に比べて約2倍以上が神奈川工業試験所や
民間企業で検証されている。
(2)前記(1)によって、安価に製造することができ
る。
(3)前記(1)によって、特別な製造設備を必1fl
L、ないので、安価な製造設備で製造することができる
(4)前記(1)によって、熟練者でなくても製造する
ことができる。
(5)前記(1)によって、完成後はそのまま使用する
ことができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す工程図、第2図および
第3図は端子の断面図および側面図、第4図および第5
図、第6図および第7図、第8図および第9図、第10
図ないし第12図、第13図および第14図、第15図
および第16図はそれぞれ本発明の異なる実施例を示す
説明図である。 1:切断工程、    2.2A:線材、2a:線材、
     2b=芯材、 2C:封着材、 3.3A〜3E:溶着チップ固定工程、4:頭部、  
    5:溶着チップ、6:テール部、    7:
金型、 8:成形孔、     9.9A〜9E:端子、10:
端子本体、    11:フランジ部、12:フランジ
部、   13:頭部形成工程、14:溶着チップ圧着
工程。 特  許  出  願  人 藤  好  克  聡

Claims (1)

  1. 【特許請求の範囲】 1)端子等を形成することのできる線材を所定長さ寸法
    に切断する切断工程と、この切断工程によって形成され
    た所定長さ寸法の線材に頭部を形成する頭部形成工程と
    、この頭部形成工程と同時あるいは後で頭部およびテー
    ル部にリレー接点用チップあるいは接合用チップを圧着
    固定するリレー接点用チップあるいは接合用チップ圧着
    固定工程とを含むことを特徴とする端子等の製造方法。 2)線材は銅、銅合金、真ちゅう、銀、銀合金、金合金
    、白金ロジウム合金で5mmから0.1mmの円柱、四
    角柱、長方形柱、楕円柱、異形柱状に形成されてものが
    使用されていることを特徴とする特許請求の範囲第1項
    記載の端子等の製造方法。 3)線材は中心部が銅、銅合金、真ちゅう、銀、銀合金
    、金合金、白金ロジウム合金で外周部がコバールあるい
    は42Ni等の封着材で覆われ5mmから0.1mmの
    直径に形成されてものが使用されていることを特徴とす
    る特許請求の範囲第1項記載の端子等の製造方法。 4)頭部形成工程は所定寸法の線材の一端部に接合用チ
    ップを用いて140Kg/mm^2以上の圧力で頭部を
    形成するとともに、該頭部にリレー接点用チップあるい
    は接合用チップを圧着固定することを特徴とする特許請
    求の範囲第1項ないし第3項いずれかに記載の端子等の
    製造方法。 5)リレー接点用チップあるいは接合用チップは銀酸化
    カドミウム合金、銀合金、銀ロー、ハンダ、スズ、金合
    金、金ロー等でチップ状に形成されていることを特徴と
    する特許請求の範囲第1項ないし第4項いずれかに記載
    の端子等の製造方法。
JP7672887A 1987-03-30 1987-03-30 端子等の製造方法 Pending JPS63241892A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7672887A JPS63241892A (ja) 1987-03-30 1987-03-30 端子等の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7672887A JPS63241892A (ja) 1987-03-30 1987-03-30 端子等の製造方法

Publications (1)

Publication Number Publication Date
JPS63241892A true JPS63241892A (ja) 1988-10-07

Family

ID=13613631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7672887A Pending JPS63241892A (ja) 1987-03-30 1987-03-30 端子等の製造方法

Country Status (1)

Country Link
JP (1) JPS63241892A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07220779A (ja) * 1994-01-21 1995-08-18 Internatl Business Mach Corp <Ibm> モジュールおよびその製造方法
JP2013030475A (ja) * 2011-06-24 2013-02-07 Mitsubishi Material C.M.I. Corp 複合接点の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07220779A (ja) * 1994-01-21 1995-08-18 Internatl Business Mach Corp <Ibm> モジュールおよびその製造方法
JP2013030475A (ja) * 2011-06-24 2013-02-07 Mitsubishi Material C.M.I. Corp 複合接点の製造方法

Similar Documents

Publication Publication Date Title
JP3115155B2 (ja) 半導体装置およびその製造方法
US5025554A (en) Method of connecting a crimp-style terminal to electrical conductors of an electrical wire
JPH097647A (ja) 電線接続方法
JPS63241892A (ja) 端子等の製造方法
US3561084A (en) Method of terminating a lamp filament
JPS63207076A (ja) 端子の製造方法
GB2266411A (en) Chip inductor with ceramic body
JPH01143176A (ja) 端子等の製造方法
JPS5838694A (ja) 半導体ダイボンデイング用はんだ
JP2533675B2 (ja) 半導体装置及びその製造方法
JPH0550142B2 (ja)
JPS63119183A (ja) 端子の製造方法および端子
JPS6391986A (ja) 端子の製造方法および端子
US3612940A (en) Lamp filament structure
EP0165626B1 (en) Method of manufacturing an electronic microcircuit provided with contact elevations
JPH01297834A (ja) ワイヤボンデイング方法
JPS59101787A (ja) 配線基板に植設する端子とろう材との複合体の製造方法
JPS5844597Y2 (ja) Icパツケ−ジ用リ−ド構造
JPH07122562A (ja) バンプ形成方法及びワイヤボンディング方法並びにバンプ構造及びワイヤボンディング構造
JPS6225899Y2 (ja)
JPS5954119A (ja) 複合接点
JPH01245535A (ja) 半導体素子のワイヤボンディング方法
JP2003309142A (ja) 半導体装置及びその搭載方法
JP2582818B2 (ja) リベット型複合電気接点の製造方法
JPS6314897A (ja) 気密ガラス端子のめつき方法