JPS63241673A - 高速塗りつぶし回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は画像処理に用いられる高速塗りつぶし回路に関
する。

（従来の技術） 画像処理において、任意の閉領域内部の塗りつぶしを行
う場合、従来はその閉領域内部の１点を指示しそこより
境界点を探索して塗９つぶしていくのが一般的である。

第３図に６仁″という文字の輪郭が、第４図に塗シつぶ
されたドツトが示されている。図のように閉領域が３つ
与えられた場合、図中■■■のように各閉領域内部の３
点全別個に与える必要がある。また、境界点を探索する
必要上、複雑な図形では複雑なアドレスの発生を強いら
れる。

（発明が解決しようとする問題点） 画像処理では大量のデータを扱うため１元のイメージを
順次読み出しパイプライン処理を行うことにより高速化
を図るが、複雑な順序でデータを入力する必要があるの
で塗りつぶしを拡大・縮小等信の処理と一緒にパイプラ
イン処理を行うことができない。従って塗りつぶし処理
と拡大・縮小処理等を別個に行わなければならず、この
ような場合処理に時間がかかるという欠点があった。

本発明は上記欠点に鑑みてなされたものであシ複数の閉
領域に対し、各々塗りつぶし開始点を指示することを不
要とし、イメージの拡大・縮小と組み合せてパイプライ
ン処理を実現し得る高速塗多つぶし回路を提供すること
を目的とする。

〔発明の構成〕

（問題点を解決するだめの手段） 本発明は、任意に指定された矩形領域に対しその領域内
のデータをワード単位で規則的に読み出して入力し、そ
れに対する塗りつぶし後のデータを順次発生する回路を
実現するものである。

このため新たに、走査１ライン前の塗夛つぶし後のデー
タが記憶されるバッファメモリと、処理中のワード及び
その１ライン上に隣接するワードの各々に対し、それら
の走査逆方向に隣接するワードの右端１ビットの内容を
記憶する２個のフリップフロップと処理中のワード、そ
の１ライン上のワード及び上記２個のブリップフロップ
の出力を入力値として得、所定の論理に従かい処理中の
ワードに対する塗りつぶしパターンを生成する塗りつぶ
しパターン生成回路が付加される。

（作用） 上記構成において、まず、塗りつぶしを行なうべき複数
の閉領域を含む矩形領域が順次スキャンされワード単位
で入力データが得られる。塗シつふしは走査によって得
られるデータに対し、境界点（データが変化する）に出
会う毎に出力をＯ”、１”反転することによりなされる
。次のワードの処理では隣接するワード境界のステータ
スを知るため、２個のフリップフロップ出力及びバッフ
ァメモリ出力を参照のうえ、所定の論理にて塗りつぶし
パターンを得る。

このことにより、メモリ上に描画された図形データを与
えるだけで塗りつぶしが可となシ、イメージの拡大・縮
小処理を合わせパイプライン処理が可能となるため処理
の高速化がはかれる。

（実施例） 以下、図面を使用して本発明実施例について詳細に説明
する。

第１図は本発明の実施例を示すブロック図である。図に
おいて１１は入力データであり、図示せぬスキャン回路
よシ得られる。

これは、第３図に示すように塗りつぶしを行うべき複数
の閉領域を含む矩形領域を同じく図示せぬ画像メモリの
左上から横方向に順次ライン走査しながら右下に向けて
読み出されるデータである。

本発明実施例では横方向４ピツ）ｆｌワードとして処理
するものとしている。１２はそれに対する出力データで
あり、第４図のように塗りつぶされるべきドツトに１”
を立てた（ＯＮ）ものである。１３は１ライン分の容量
金持つバッファメモリであシ、処理中のラインの１つ上
のラインの塗りつぶした後のデータが記憶される。１４
は出力されたワードの左端１ドツトを記憶するフリップ
フロップ（Ｆ／Ｆ　”）であシ、１５は参照したバッフ
ァメモリ１３の出力の右端１ドツトヲ記憶するフリップ
フロップ（Ｆ／Ｆ）である。１６は上記１１．１３，１
４．１５の各出力を入力し、それをもとに入力データ１
１に対する塗りつぶした後のパターンを発生する塗りつ
ぶしパターン生成回路である。

第２図は、本発明実施例の動作を説明するために引用し
た図であシ、塗りつぶしの順序が示されている。

以下１本発明実施例の動作について詳細に説明する。

塗りつぶしは基本的に、ライン走査に従がい入力される
データに対し、境界線に出会う度に出力を０”、′１”
反転させることにより行う。即ち、第２図に示す３ライ
ン目のデータ（４１〜６θに対し、＠〜［Ｆ］は０″を
出力、■は境界点のため以後″１”を出力、従って４９
は′１”。

■は境界点のため反転し■、■は′０”を出力、Ｑは反
転しＧ〜■は１”を出力、［株］は反転し■、＠にＯ″
を出力する。

これらのデータを本発明実施例では太＃ｉ！を語境界と
してワード４ビットとして入力データとし、それに対す
る出力音１２として得る。例えば、Ｑ〜■の１ワードに
対し、Ｑが境界点のため■〜＠を１”として出力する。

次のワード（■〜ｅ）の処理では現在″１”を出力中で
あることを知るために■に対応する出力（右端１ビット
）をフリップフロツノ１４に記憶しておき、それにより
■。

■が１″、■、＠が０”の出力を得る。

次に■のビットのような輪郭の頂点の場合を考えると、
これは前のラインのすぐ上のワード■〜Ｏ及びその隣シ
の１ピツ）　（８）　’！ｒ参照することにより、その
全てがＯ”であることがら＠が輪郭の頂点であることが
判定できる。そのために前のラインデータをバッファメ
モリ１３よシ読み出し、その右端１ビットヲ次のワード
の処理のためにフリップフロツノ１５に記憶させる。塗
りつぶしパターン生成回路１６は上記の〜［相］から得
られる１０本を入力とし、それをもとに出力４ビットの
値を決定する論理回路である。その実現方法については
特に規定しない。

〔発明の効果〕

以上説明の様に本発明に従えば以下に列挙する効果が得
られる。

（１）複数の閉領域に対し、各々に塗りつぶし開始点を
指示する必要がない。従ってメモリ上に描画された図形
を与えるだけで塗シつぶすことができる。

（２）入力するデータは矩形領域の右上から、左がち右
にライン走査し、それを下に向けて繰り返すことにより
与えられ、それと同じ順序でワード単位に並列処理する
ことができる。そのため他の処理、例えばイメージの拡
大・縮小等と組み合わせてバイグライン処理を行うこと
ができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は本
発明実施例の動作を説明するために引用した図、第３図
、菓４図は従来における塗りつぶし処理の動作全説明す
るために引用した図である。 １３・・・バッファメモリ、１４．１５・・・フリップ
フロツノ、１６・・・塗りつぶしパターン生成回路。 １シ 第１図 第２図

Claims (1)

【特許請求の範囲】
1. 塗りつぶしを行なうべき複数の閉領域を含む矩形領域に
   対し、その領域内のデータをライン走査し、ワード単位
   に規則的に読出すスキャン回路と、１ライン前の塗りつ
   ぶし処理データが記憶されるバッファメモリと、上記ス
   キャン回路により出力される処理すべきワードデータ及
   びその１ライン前に隣接するワードの各々に対し、それ
   らの走査逆方向に隣接するワードの隣接する１ビットの
   内容を記憶するそれぞれの記憶回路と、処理すべきワー
   ドデータ、上記バッファメモリ及び上記記憶回路出力を
   入力値として得、所定の論理にて塗りつぶしデータを生
   成する塗りつぶしパターン生成回路とを特徴とする高速
   塗りつぶし回路。