JPS63240021A - 金属薄膜パタ−ンの形成方法 - Google Patents
金属薄膜パタ−ンの形成方法Info
- Publication number
- JPS63240021A JPS63240021A JP62075316A JP7531687A JPS63240021A JP S63240021 A JPS63240021 A JP S63240021A JP 62075316 A JP62075316 A JP 62075316A JP 7531687 A JP7531687 A JP 7531687A JP S63240021 A JPS63240021 A JP S63240021A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist film
- photoresist
- thin film
- metal thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract description 5
- 239000010408 film Substances 0.000 claims abstract description 49
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims description 21
- 239000003795 chemical substances by application Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造に於ける金属薄膜パターンの
形成方法、特にコントラスト・エンハンスメント・リソ
グラフィ（Ｃｏｎｔｒａｓｔ Ｅｎｈａｎｃｅｍｅｎｔ
Ｌｉｔｈｏｇｒａｐｈｙ 、以下ＣＥ Ｌ、と略す）と
縮少投影露光法を用いたリフトオフに依る金属電極およ
び配線の形成方法に関する。
形成方法、特にコントラスト・エンハンスメント・リソ
グラフィ（Ｃｏｎｔｒａｓｔ Ｅｎｈａｎｃｅｍｅｎｔ
Ｌｉｔｈｏｇｒａｐｈｙ 、以下ＣＥ Ｌ、と略す）と
縮少投影露光法を用いたリフトオフに依る金属電極およ
び配線の形成方法に関する。
金属薄膜パターンをリフトオフ法によって形成するには
、まずフォトレジスト膜のパターニングを行なわねばな
らない、しかるに、縮少投影露光法を用いてフォトレジ
スト膜をパターニングした場合、第２図に示す様にフォ
トレジスト膜２２のパターンのエツジ２３が丸くなるこ
とが知られている。これは縮少投影露光法の場合、マス
クと結像面、すなわち基板表面が接していない為、光が
マスクを通過してから結像面に到達する間に散乱を受け
、像のエツジがぼやける為と考えられている。第２図に
示す形状のフォトレジスト膜でリフトオフを行なった場
合フォトレジスト膜２２のエツジ２３での金属、薄膜２
４の切れが悪くバリ２５が生じ回路の短絡等半導体装置
の歩留りや信頼性を劣化させる要因となっていた。
、まずフォトレジスト膜のパターニングを行なわねばな
らない、しかるに、縮少投影露光法を用いてフォトレジ
スト膜をパターニングした場合、第２図に示す様にフォ
トレジスト膜２２のパターンのエツジ２３が丸くなるこ
とが知られている。これは縮少投影露光法の場合、マス
クと結像面、すなわち基板表面が接していない為、光が
マスクを通過してから結像面に到達する間に散乱を受け
、像のエツジがぼやける為と考えられている。第２図に
示す形状のフォトレジスト膜でリフトオフを行なった場
合フォトレジスト膜２２のエツジ２３での金属、薄膜２
４の切れが悪くバリ２５が生じ回路の短絡等半導体装置
の歩留りや信頼性を劣化させる要因となっていた。
このパリの発生を防ぐ為に従来第３図に示す様な方法が
行なわれていた。すなわち、金属薄膜パターンを形成す
べき基板３１とフォトレジストＭｌ！３２の間に例えば
５Ｌ０２等の絶縁物から成るスペーサー膜３３を形成し
、フォトレジスト膜３２をパターニングした後ウェット
エッチに依って開口部３４のスペーサー膜３３をエツチ
ング除去してからリフトオフを行う方法である。この方
法を用いればスペーサーＭ３３のサイドエッチに依りフ
ォトレジスト膜のオーバーハング３５ができ、フォトレ
ジスト膜のエツジ３６での金属薄膜３９の切れが改善さ
れ、パリが発生することはない、しかし、サイドエッチ
を用いている為、フォトレジスト膜のオーバーハング３
５下の空隙３７に金属薄膜の広がり３８が生じ寸法の制
御を困難にすると共に微細加工性に制限が生にる要因と
なっていた。
行なわれていた。すなわち、金属薄膜パターンを形成す
べき基板３１とフォトレジストＭｌ！３２の間に例えば
５Ｌ０２等の絶縁物から成るスペーサー膜３３を形成し
、フォトレジスト膜３２をパターニングした後ウェット
エッチに依って開口部３４のスペーサー膜３３をエツチ
ング除去してからリフトオフを行う方法である。この方
法を用いればスペーサーＭ３３のサイドエッチに依りフ
ォトレジスト膜のオーバーハング３５ができ、フォトレ
ジスト膜のエツジ３６での金属薄膜３９の切れが改善さ
れ、パリが発生することはない、しかし、サイドエッチ
を用いている為、フォトレジスト膜のオーバーハング３
５下の空隙３７に金属薄膜の広がり３８が生じ寸法の制
御を困難にすると共に微細加工性に制限が生にる要因と
なっていた。
本発明は、縮少投影露光法を用いてリフトオフに依る金
属薄膜パターン形成するにあたり、半導体基板若しくは
絶縁体基板上にフォトレジスト膜を形成する工程と、フ
ォトレジスト股上にＣＥＬ剤の膜を形成する工程と、Ｊ
Ｉ少投影露光法に依り露光を行う工程と、現像に依りフ
ォトレジスト膜のパターニングを行う工程と、前記半導
体基板若しくは絶縁体基板上全面に金属薄膜を形成する
工程と、リフトオフに依り前記フォトレジスト股上にあ
る金属薄膜を除去する工程とを含むことを特徴とする。
属薄膜パターン形成するにあたり、半導体基板若しくは
絶縁体基板上にフォトレジスト膜を形成する工程と、フ
ォトレジスト股上にＣＥＬ剤の膜を形成する工程と、Ｊ
Ｉ少投影露光法に依り露光を行う工程と、現像に依りフ
ォトレジスト膜のパターニングを行う工程と、前記半導
体基板若しくは絶縁体基板上全面に金属薄膜を形成する
工程と、リフトオフに依り前記フォトレジスト股上にあ
る金属薄膜を除去する工程とを含むことを特徴とする。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｆ）は本発明の一実施例の形成工程を
示す断面図である。まず、第°１図（ａ）に示すように
半導体基板１１１例えば半絶縁性ＧａＡｓ基板上にフォ
トレジスト膜１２を例えばスピンコードに依り８０００
人の厚さに形成する０次に第１図（ｂ）のようにフォト
レジスト膜１２上にＣＥＬ剤の膜１３を例えばスピンコ
ードに依り７０００人の厚さに形成する。次に第１図（
ｃ）に示すように縮少投影露光法により所定のマスクパ
ターン１４で露光を行う。露光エネルギー量は露光部の
ＣＥＬ剤の膜１５を褪色させてその下のフォトレジスト
膜１６を感光させるに充分であり、かつ結像のエツジ部
１７の散乱を受けて像がぼやけている部分のＣＥＬ、、
剤の膜１３は褪色しきらない様な量を選択する６次に第
１図（ｄ）に示すように現像に依りＣＥＬ剤の膜１３の
剥離及びフォトレジスト膜１２のパターニングを行う、
この時パターニングされたフォトレジスト膜１２のエツ
ジ１８はほぼ垂直にきり立った形状に形成される０次に
第１図（ｅ）に示すように、フォトレジスト膜１２がパ
ターニングされた半絶縁性ＧａＡｓ基板１１全面に金属
薄膜１９１例えばＴｉ＝１０００人、Ｐｔ＝１０００人
、Ａｕ＝２０００人を例えば蒸着にて形成する。この時
フォトレジストＪＩ１１２のエツジ１８では金属薄膜１
９は切れて形成される０次に第１図（ｆ）に示すように
リフトオフを行うことに依りパリの生じない金属薄膜１
９のパターンを形成することができる。
示す断面図である。まず、第°１図（ａ）に示すように
半導体基板１１１例えば半絶縁性ＧａＡｓ基板上にフォ
トレジスト膜１２を例えばスピンコードに依り８０００
人の厚さに形成する０次に第１図（ｂ）のようにフォト
レジスト膜１２上にＣＥＬ剤の膜１３を例えばスピンコ
ードに依り７０００人の厚さに形成する。次に第１図（
ｃ）に示すように縮少投影露光法により所定のマスクパ
ターン１４で露光を行う。露光エネルギー量は露光部の
ＣＥＬ剤の膜１５を褪色させてその下のフォトレジスト
膜１６を感光させるに充分であり、かつ結像のエツジ部
１７の散乱を受けて像がぼやけている部分のＣＥＬ、、
剤の膜１３は褪色しきらない様な量を選択する６次に第
１図（ｄ）に示すように現像に依りＣＥＬ剤の膜１３の
剥離及びフォトレジスト膜１２のパターニングを行う、
この時パターニングされたフォトレジスト膜１２のエツ
ジ１８はほぼ垂直にきり立った形状に形成される０次に
第１図（ｅ）に示すように、フォトレジスト膜１２がパ
ターニングされた半絶縁性ＧａＡｓ基板１１全面に金属
薄膜１９１例えばＴｉ＝１０００人、Ｐｔ＝１０００人
、Ａｕ＝２０００人を例えば蒸着にて形成する。この時
フォトレジストＪＩ１１２のエツジ１８では金属薄膜１
９は切れて形成される０次に第１図（ｆ）に示すように
リフトオフを行うことに依りパリの生じない金属薄膜１
９のパターンを形成することができる。
本発明の他の実施例として金属薄膜を例えばＡｕ／Ｇｅ
＝１５００人、Ｎ１＝４００人、Ａｕ＝ｉｏｏｏ人とし
、蒸着にて形成しリフトオフ後アロイを行う、この金属
薄膜は抵抗部に用いれば抵抗のオーミック電極、ＦＥＴ
部に用いればソース電極及びトレイン電極となり、パリ
を生じることなく、また寸法制御良く微細に形成するこ
とができる。
＝１５００人、Ｎ１＝４００人、Ａｕ＝ｉｏｏｏ人とし
、蒸着にて形成しリフトオフ後アロイを行う、この金属
薄膜は抵抗部に用いれば抵抗のオーミック電極、ＦＥＴ
部に用いればソース電極及びトレイン電極となり、パリ
を生じることなく、また寸法制御良く微細に形成するこ
とができる。
なお、上記実施例では半導体基板を用いた場合について
述べたが、これに限らず絶縁体基板でもよい。
述べたが、これに限らず絶縁体基板でもよい。
以上説明した様に本発明は、縮少投影露光法を用いてリ
フトオフに依る金属薄膜パターンを形成するにあたり、
フォトレジスト膜の上にＣＥＬ剤の膜を形成することに
依ってフォトレジスト膜のエツジ形状を垂直に立たせ、
リフトオフ時の金属薄膜の切れを良くしてパリの発生を
抑えると共にマスクに依って良く制御された寸法を持つ
金属薄膜のパターンを形成できる効果がある。さらには
、パリの発生が抑えられることに依り、半導体装置の歩
留りや信頼性を向上させる効果があり、又、寸法が良く
制御されることより微細な配線や電極”を形成できる効
果がある。
フトオフに依る金属薄膜パターンを形成するにあたり、
フォトレジスト膜の上にＣＥＬ剤の膜を形成することに
依ってフォトレジスト膜のエツジ形状を垂直に立たせ、
リフトオフ時の金属薄膜の切れを良くしてパリの発生を
抑えると共にマスクに依って良く制御された寸法を持つ
金属薄膜のパターンを形成できる効果がある。さらには
、パリの発生が抑えられることに依り、半導体装置の歩
留りや信頼性を向上させる効果があり、又、寸法が良く
制御されることより微細な配線や電極”を形成できる効
果がある。
第１図（ａ）〜（ｆ＞は本発明の一実施例の形成工程を
示す断面図、第２図（ａ）、（ｂ）、第３図（ａ）、（
ｂ）は従来技術を示す断面図である。 １１・・・半導体基板、１２・・・フォトレジスト膜、
１３・・・ＣＥＬ剤の膜、１４・・・マスクパターン、
１５・・・露光部ＣＥＬ剤の膜、１６・・・露光部のフ
ォトレジスト膜、１７・・・結像のエツジ部、１８・・
・フォトレジスト膜のエツジ、１９・・・金属薄膜。
示す断面図、第２図（ａ）、（ｂ）、第３図（ａ）、（
ｂ）は従来技術を示す断面図である。 １１・・・半導体基板、１２・・・フォトレジスト膜、
１３・・・ＣＥＬ剤の膜、１４・・・マスクパターン、
１５・・・露光部ＣＥＬ剤の膜、１６・・・露光部のフ
ォトレジスト膜、１７・・・結像のエツジ部、１８・・
・フォトレジスト膜のエツジ、１９・・・金属薄膜。
Claims (1)
- 基板上にフォトレジスト膜を形成する工程と、該フォト
レジスト膜上にＣＥＬ剤の膜を形成する工程と、縮少投
影露光法に依り露光を行う工程と、現像に依りフォトレ
ジスト膜のパターニングを行う工程と、前記基板上全面
に金属薄膜を形成する工程と、リフトオフに依り前記フ
ォトレジスト膜上にある金属薄膜を除去する工程とを含
むことを特徴とする金属薄膜パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62075316A JPS63240021A (ja) | 1987-03-27 | 1987-03-27 | 金属薄膜パタ−ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62075316A JPS63240021A (ja) | 1987-03-27 | 1987-03-27 | 金属薄膜パタ−ンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63240021A true JPS63240021A (ja) | 1988-10-05 |
Family
ID=13572730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62075316A Pending JPS63240021A (ja) | 1987-03-27 | 1987-03-27 | 金属薄膜パタ−ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63240021A (ja) |
-
1987
- 1987-03-27 JP JP62075316A patent/JPS63240021A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2550412B2 (ja) | 電界効果トランジスタの製造方法 | |
| CN106324998B (zh) | 光刻图形的形成方法 | |
| JP2013077853A (ja) | 裏面紫外線照射を用いて半導体レーザの金属接触構造を作製する方法 | |
| JPS63240021A (ja) | 金属薄膜パタ−ンの形成方法 | |
| US6696223B2 (en) | Method for performing photolithography | |
| KR100253345B1 (ko) | 반도체 소자의 마스크 제조방법 | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH11195947A (ja) | 弾性表面波装置の製造方法 | |
| JPH0697024A (ja) | レジストパターンの形成方法 | |
| JPH10256181A (ja) | 半導体装置の製造方法 | |
| JPS5828735B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS5923565A (ja) | 半導体装置の製法 | |
| JPH04291733A (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JPH02230710A (ja) | 微細パターン形成法 | |
| JPH0621432A (ja) | 半導体装置の製造方法 | |
| JP2737256B2 (ja) | 半導体装置の製造方法 | |
| JPS5852351B2 (ja) | 半導体装置の製造方法 | |
| JP2569336B2 (ja) | 半導体装置の製造方法 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPH01126606A (ja) | 回折格子の製造方法 | |
| JP2831774B2 (ja) | 半導体装置の製造方法 | |
| JPS60160671A (ja) | 半導体装置の製造方法 | |
| JPS59211232A (ja) | 半導体装置における金属層パタ−ンの形成方法 | |
| JPH1167792A (ja) | 半導体装置の製造方法 | |
| JPS63232448A (ja) | 半導体装置の製造方法 |