JPS63239854A - 過電流制限型半導体装置 - Google Patents
過電流制限型半導体装置Info
- Publication number
- JPS63239854A JPS63239854A JP2505987A JP2505987A JPS63239854A JP S63239854 A JPS63239854 A JP S63239854A JP 2505987 A JP2505987 A JP 2505987A JP 2505987 A JP2505987 A JP 2505987A JP S63239854 A JPS63239854 A JP S63239854A
- Authority
- JP
- Japan
- Prior art keywords
- diodes
- diode
- package
- transistor
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000004020 conductor Substances 0.000 claims abstract description 28
- 239000012212 insulator Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 abstract description 5
- 239000011347 resin Substances 0.000 abstract description 5
- 238000005452 bending Methods 0.000 abstract description 3
- 239000003822 epoxy resin Substances 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract description 3
- 229920000647 polyepoxide Polymers 0.000 abstract description 3
- 229920002050 silicone resin Polymers 0.000 abstract description 2
- 230000020169 heat generation Effects 0.000 abstract 1
- 238000000465 moulding Methods 0.000 abstract 1
- 238000007789 sealing Methods 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、底板、側枠および蓋板からなるパッケージの
底板上にトランジスタチップを固定し、トランジスタチ
ップの電極に接続される端子導体を蓋板を通じて外部に
引き出し、さらにトランジスタのベース、エミッタ間に
直列接続の複数ダイオードが接続してコレクタ、エミッ
タ間に過電流が流れることを押さえた過電流制限型半導
体装置に関する。
底板上にトランジスタチップを固定し、トランジスタチ
ップの電極に接続される端子導体を蓋板を通じて外部に
引き出し、さらにトランジスタのベース、エミッタ間に
直列接続の複数ダイオードが接続してコレクタ、エミッ
タ間に過電流が流れることを押さえた過電流制限型半導
体装置に関する。
（従来の技術〕
トランジスタのエミッタ電流が所定の値以下に制限する
ために、第２図に示すようにトランジスタ２１のベース
、エミッタ間にダイオード２２．２３を接続することは
、例えば特開昭５８−８１３１３号公報に記載されてい
るように公知である。すなわち、抵抗値Ｒの抵抗２４を
流れる電流！８が太き（なり、Ｒ・ＩＩとトランジスタ
２１のベース・エミッタ間電圧Ｖ□との和がダイオード
２２．２３の順電圧の和より大きくなろうとすると電流
１１が流れ、■。−Ｉｓ Ｉ＋ となり、Ｉ８が制限される。
ために、第２図に示すようにトランジスタ２１のベース
、エミッタ間にダイオード２２．２３を接続することは
、例えば特開昭５８−８１３１３号公報に記載されてい
るように公知である。すなわち、抵抗値Ｒの抵抗２４を
流れる電流！８が太き（なり、Ｒ・ＩＩとトランジスタ
２１のベース・エミッタ間電圧Ｖ□との和がダイオード
２２．２３の順電圧の和より大きくなろうとすると電流
１１が流れ、■。−Ｉｓ Ｉ＋ となり、Ｉ８が制限される。
このような過電流制限用ダイオード２２．２３は、トラ
ンジスタがダーリントン接続されるときも前段トランジ
スタのベースと最終段トランジスタのエミッタの間に挿
入されるが、その直列数はトランジスタのベース・エミ
ッタ接合の数より１または２大きく選ばれる。
ンジスタがダーリントン接続されるときも前段トランジ
スタのベースと最終段トランジスタのエミッタの間に挿
入されるが、その直列数はトランジスタのベース・エミ
ッタ接合の数より１または２大きく選ばれる。
上述の過電流制限用ダイオード２２．２３を、トランジ
スタの外部ベース端子と外部エミッタ端子とにその都度
接続することは、実用上手数がかかるため、トランジス
タと同一パッケージに組み込むことが考えられる。シ゛
かし、抵抗２４は温度係数が正、ダイオード２２．２３
の順電圧は温度係数が負であるため、トランジスタチッ
プと同一放熱体の上にダイオードチップを取付けるかあ
るいはダイオードをトランジスタと同一半導体素体に集
積すると、通電によるトランジスタの温度上昇と共にダ
イオードの温度が上がり、その順電圧が小さくなり、逆
にトランジスタからの熱で温度上昇する抵抗２４の抵抗
値Ｒが大きくなって電流制限がかかりすぎるという問題
がある。ダイオードの温度がトランジスタの温度と共に
上昇することを防ぐためには、パッケージの底板上でダ
イオードとトランジスタの間に熱絶縁を施すか、両者の
距離を大きくするかの方策をとらねばならないが、パン
ケージの大きさが大きくなり、使用上の制約あるいは価
格の上昇などの問題が生ずる。
スタの外部ベース端子と外部エミッタ端子とにその都度
接続することは、実用上手数がかかるため、トランジス
タと同一パッケージに組み込むことが考えられる。シ゛
かし、抵抗２４は温度係数が正、ダイオード２２．２３
の順電圧は温度係数が負であるため、トランジスタチッ
プと同一放熱体の上にダイオードチップを取付けるかあ
るいはダイオードをトランジスタと同一半導体素体に集
積すると、通電によるトランジスタの温度上昇と共にダ
イオードの温度が上がり、その順電圧が小さくなり、逆
にトランジスタからの熱で温度上昇する抵抗２４の抵抗
値Ｒが大きくなって電流制限がかかりすぎるという問題
がある。ダイオードの温度がトランジスタの温度と共に
上昇することを防ぐためには、パッケージの底板上でダ
イオードとトランジスタの間に熱絶縁を施すか、両者の
距離を大きくするかの方策をとらねばならないが、パン
ケージの大きさが大きくなり、使用上の制約あるいは価
格の上昇などの問題が生ずる。
本発明の目的は、上述の問題を解決してパッケージを大
きくすることなしに、トランジスタのエミッタ・ベース
間に接続される直列の複数ダイオードを、その温度がト
ランジスタの温度と共に上昇しないようにトランジスタ
と同一パッケージに収容した過電流制限型半導体装置を
提供することである。
きくすることなしに、トランジスタのエミッタ・ベース
間に接続される直列の複数ダイオードを、その温度がト
ランジスタの温度と共に上昇しないようにトランジスタ
と同一パッケージに収容した過電流制限型半導体装置を
提供することである。
（問題点を解決するための手段〕
上述の目的を達成するために、本発明は、底板。
側枠および蓋板からなるパンケージの底板上にトランジ
スタチップが固定され、トランジスタチップの電極に接
続される端子導体が蓋板を通して外部に引き出され、ト
ランジスタのベース、エミッタ間に直列接続の複数ダイ
オードが接続される過電流制限型半導体装置において、
ダイオードがパッケージの蓋板と底板の間の空間に配置
されてベースおよびエミッタ端子導体に接続されたもの
とする。
スタチップが固定され、トランジスタチップの電極に接
続される端子導体が蓋板を通して外部に引き出され、ト
ランジスタのベース、エミッタ間に直列接続の複数ダイ
オードが接続される過電流制限型半導体装置において、
ダイオードがパッケージの蓋板と底板の間の空間に配置
されてベースおよびエミッタ端子導体に接続されたもの
とする。
底板、側枠、蓋板からなるパッケージの底板。
蓋板間の空間は通常絶縁用樹脂が充填されているだけで
あり、その中にダイオードを配置することはパッケージ
を大きくする必要がなく、また底板上のトランジスタチ
ップからダイオードへの熱の伝搬も無視できる程度なの
で、ダイオードの温度が上昇して電流制限がかかり過ぎ
ることがない。
あり、その中にダイオードを配置することはパッケージ
を大きくする必要がなく、また底板上のトランジスタチ
ップからダイオードへの熱の伝搬も無視できる程度なの
で、ダイオードの温度が上昇して電流制限がかかり過ぎ
ることがない。
ダイオードとして個別素子のリードマウント型ダイオー
ドを用いれば、゛リードによって端子導体との接続ある
いはダイオード間の接続を゛行うことができる。さらに
、ダイオード間接続のリードを折り曲げてダイオードの
外囲絶縁体を接近させ、コンパクトな構造にすることに
より、あるいは積層ダイオードチップを用いた１個のリ
ードマウント型ダイオードを用いることにより直列数が
多い場合もダイオードの占める体積を小さくすることが
できる。
ドを用いれば、゛リードによって端子導体との接続ある
いはダイオード間の接続を゛行うことができる。さらに
、ダイオード間接続のリードを折り曲げてダイオードの
外囲絶縁体を接近させ、コンパクトな構造にすることに
より、あるいは積層ダイオードチップを用いた１個のリ
ードマウント型ダイオードを用いることにより直列数が
多い場合もダイオードの占める体積を小さくすることが
できる。
〔実施例〕
第１図は本発明の一実施例を断面で示す、この場合はパ
ッケージは銅よりなる底板１と絶縁物からなるカバー２
とから構成され、カバーは側枠と蓋板を兼ねている。底
板１の上に銅ヒートシンク３が薄いセラミック絶縁板１
１を介して固着され、ヒートシンク３の上にトランジス
タチップ４がろう付けされている。カバー２の蓋部をそ
れぞれ２本のコレクタ端子導体５．ベース端子導体６．
工ミッタ端子導体７が貫通し、その下端が折り曲げられ
、コレクタ端子導体５はヒートシンク３に直接接続され
、ペース端子導体６およびエミッタ端子導体７は絶縁板
１２を介してヒートシンク３上に固着され、アルミニウ
ム線８によってトランジスタチップ４のベース電極、エ
ミッタ電極と接続されている。さらに本発明により、リ
ードマウント型の絶縁封止ダイオード９がリード１０に
より直列接続され、同時にリード１０によってベース端
子導体６．エミッタ端子導体７に接続されている。パン
ケージ内には、トランジスタチップ４を覆うシリコーン
樹脂１３とさらにその上にエポキシ樹脂１４が注入され
、ダイオード９はそのエポキシ樹脂１４により包まれて
いる。ダイオード９の直列接続は、第３図ｆａｌに示す
ようにリード１０を折り曲げ、ダイオードのモールド樹
脂体を平行にして近接させることによりコンパクトな構
造とされている。ダイオード９を３直列、４直列にする
ときは第３図（ト））。
ッケージは銅よりなる底板１と絶縁物からなるカバー２
とから構成され、カバーは側枠と蓋板を兼ねている。底
板１の上に銅ヒートシンク３が薄いセラミック絶縁板１
１を介して固着され、ヒートシンク３の上にトランジス
タチップ４がろう付けされている。カバー２の蓋部をそ
れぞれ２本のコレクタ端子導体５．ベース端子導体６．
工ミッタ端子導体７が貫通し、その下端が折り曲げられ
、コレクタ端子導体５はヒートシンク３に直接接続され
、ペース端子導体６およびエミッタ端子導体７は絶縁板
１２を介してヒートシンク３上に固着され、アルミニウ
ム線８によってトランジスタチップ４のベース電極、エ
ミッタ電極と接続されている。さらに本発明により、リ
ードマウント型の絶縁封止ダイオード９がリード１０に
より直列接続され、同時にリード１０によってベース端
子導体６．エミッタ端子導体７に接続されている。パン
ケージ内には、トランジスタチップ４を覆うシリコーン
樹脂１３とさらにその上にエポキシ樹脂１４が注入され
、ダイオード９はそのエポキシ樹脂１４により包まれて
いる。ダイオード９の直列接続は、第３図ｆａｌに示す
ようにリード１０を折り曲げ、ダイオードのモールド樹
脂体を平行にして近接させることによりコンパクトな構
造とされている。ダイオード９を３直列、４直列にする
ときは第３図（ト））。
ｔｃ＋に示すようにする。さらにコンパクトにまとめる
ためには、ダイオード全部を一つの熱収縮性チューブに
入れてチューブを収縮させるとよい、しかし、第４図に
示すようにダイオードチップ９１をろう材９２を用いて
積層し、両端のチップにリード１０を取り付け、モール
ド樹脂体９３で封止したり一ドマウント型の積層ダイオ
ードを用いられば、直列接続のためのダイオード間のリ
ードが不必要になり、より一層コンパクトになる。
ためには、ダイオード全部を一つの熱収縮性チューブに
入れてチューブを収縮させるとよい、しかし、第４図に
示すようにダイオードチップ９１をろう材９２を用いて
積層し、両端のチップにリード１０を取り付け、モール
ド樹脂体９３で封止したり一ドマウント型の積層ダイオ
ードを用いられば、直列接続のためのダイオード間のリ
ードが不必要になり、より一層コンパクトになる。
第５図は別の実施例を示し、第１図と共通の部分には同
一の符号が付されている。この場合は銅底板１に側枠２
０が接着され、それと別個の蓋板２が上部を覆う、底板
１の上には絶縁板１１がろう付けされ、その上にトラン
ジスタチップ４およびフタ、コレクタ間に接続されるも
ので、図ではコレクタ端子導体５とアルミニウムｖＡ８
で接続されているのが示されている。一方のエミッタ端
子は一方のコレクタ端子と兼用されている。コレクタ端
子導体５およびエミッタ端子導体７は外部導体とねじ１
５を用いて接続される。しかしペース端子導体６は蓋板
から引出されてベース制御用端子６１を形成しており、
紙面に垂直方向に重なって配列されたエミッタ制濯用端
子と共に制御回路に接続される。直列接続された過電流
制限用ダイオード９はこの制御用端子に引き出されるベ
ースおよびエミッタ端子導体の間にリード１０によって
接続されている。
一の符号が付されている。この場合は銅底板１に側枠２
０が接着され、それと別個の蓋板２が上部を覆う、底板
１の上には絶縁板１１がろう付けされ、その上にトラン
ジスタチップ４およびフタ、コレクタ間に接続されるも
ので、図ではコレクタ端子導体５とアルミニウムｖＡ８
で接続されているのが示されている。一方のエミッタ端
子は一方のコレクタ端子と兼用されている。コレクタ端
子導体５およびエミッタ端子導体７は外部導体とねじ１
５を用いて接続される。しかしペース端子導体６は蓋板
から引出されてベース制御用端子６１を形成しており、
紙面に垂直方向に重なって配列されたエミッタ制濯用端
子と共に制御回路に接続される。直列接続された過電流
制限用ダイオード９はこの制御用端子に引き出されるベ
ースおよびエミッタ端子導体の間にリード１０によって
接続されている。
本発明によれば、過電流制限用ダイオードをバフケージ
の底板９Ｍ板間の空間に置くことにより、発熱源である
トランジスタから離すことができ、温度上昇が少なくな
るので、トランジスタの温度と共に電流制限がかかり過
ぎることがない、また、量産されるリードマウント型ダ
イオードを用い、リードを折り曲げて複数のダイオード
をコンパクトな構造にするか、あるいはダイオードチッ
プを積層して一体に封止したリードマウント型ダイオー
ドを用いることにより、従来と同寸法のパンケージ内に
ダイオードを収容することが可能で、低価格の過電流制
限型半導体装置を得ることができた。
の底板９Ｍ板間の空間に置くことにより、発熱源である
トランジスタから離すことができ、温度上昇が少なくな
るので、トランジスタの温度と共に電流制限がかかり過
ぎることがない、また、量産されるリードマウント型ダ
イオードを用い、リードを折り曲げて複数のダイオード
をコンパクトな構造にするか、あるいはダイオードチッ
プを積層して一体に封止したリードマウント型ダイオー
ドを用いることにより、従来と同寸法のパンケージ内に
ダイオードを収容することが可能で、低価格の過電流制
限型半導体装置を得ることができた。
第１図は本発明の一実施例の断面図、第２図は過電流制
限型半導体装置の等価回路図、第３図（ａｌ〜ｔｃ＋は
用いられる過電流制限用ダイオードの実施例を示し、（
５）は正面図、 Ｃｂｌ、 （Ｃ１は斜視図、第４図は
過電流ＩｔＩＩＩ＠用ダイオードの異なる実施例の断面
図、第５図は本発明の別の実施例の断面図である。 １：底板、２：カバー、２０：側枠、４：トランジスタ
チップ、５：コレクタ端子導体、６：ペース端子導体、
７：エミッタ端子導体、９：制限用ダイオード、９１：
ダイオードチップ。 第１図 （ｃ） 第３図 第４図
限型半導体装置の等価回路図、第３図（ａｌ〜ｔｃ＋は
用いられる過電流制限用ダイオードの実施例を示し、（
５）は正面図、 Ｃｂｌ、 （Ｃ１は斜視図、第４図は
過電流ＩｔＩＩＩ＠用ダイオードの異なる実施例の断面
図、第５図は本発明の別の実施例の断面図である。 １：底板、２：カバー、２０：側枠、４：トランジスタ
チップ、５：コレクタ端子導体、６：ペース端子導体、
７：エミッタ端子導体、９：制限用ダイオード、９１：
ダイオードチップ。 第１図 （ｃ） 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １）底板、側枠および蓋板からなるパッケージの底板上
にトランジスタチップが固定され、該トランジスタチッ
プの電極に接続される端子導体が蓋板を通して外部に引
き出され、トランジスタのベース、エミッタ間に直列接
続された複数のダイオードが接続されるものにおいて、
ダイオードがパッケージの蓋板と底板の間の空間に配置
されてベースおよびエミッタ端子導体に接続されたこと
を特徴とする過電流制限型半導体装置。 ２）特許請求の範囲第１項記載の装置において、ダイオ
ードがリードマウント型ダイオードであり、相互間およ
び端子導体との接続がリードによってなされたことを特
徴とする過電流制限型半導体装置。 ３）特許請求の範囲第１項または第２項記載の装置にお
いて、ダイオード相互間接続のリードを折り曲げてダイ
オード外囲絶縁体が近接せしめられたことを特徴とする
過電流制限型半導体装置。 ４）特許請求の範囲第１項記載の装置において、ダイオ
ードが積層したダイオードチップを一体に封止したリー
ドマウント型ダイオードであり、端子導体との接続がリ
ードによってなされたことを特徴とする過電流制限型半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/125,688 US4920405A (en) | 1986-11-28 | 1987-11-25 | Overcurrent limiting semiconductor device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61-283533 | 1986-11-28 | ||
| JP28353386 | 1986-11-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63239854A true JPS63239854A (ja) | 1988-10-05 |
Family
ID=17666762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2505987A Pending JPS63239854A (ja) | 1986-11-28 | 1987-02-05 | 過電流制限型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63239854A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59100560A (ja) * | 1982-11-10 | 1984-06-09 | ブラウン・ボバリ・ウント・シ−・アクチエンゲゼルシヤフト | パワ−トランジスタモジユ−ル |
| JPS59229849A (ja) * | 1983-06-13 | 1984-12-24 | Fuji Electric Co Ltd | 電力用トランジスタ |
-
1987
- 1987-02-05 JP JP2505987A patent/JPS63239854A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59100560A (ja) * | 1982-11-10 | 1984-06-09 | ブラウン・ボバリ・ウント・シ−・アクチエンゲゼルシヤフト | パワ−トランジスタモジユ−ル |
| JPS59229849A (ja) * | 1983-06-13 | 1984-12-24 | Fuji Electric Co Ltd | 電力用トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920405A (en) | Overcurrent limiting semiconductor device | |
| JP3396566B2 (ja) | 半導体装置 | |
| JP2801534B2 (ja) | パワー半導体モジュールおよびそれに使用する絶縁金属基板 | |
| US10283440B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| EP0697732A2 (en) | Driving circuit module | |
| US5247425A (en) | Semiconductor device | |
| US5172215A (en) | Overcurrent-limiting type semiconductor device | |
| JP2000245170A (ja) | 半導体モジュールとそれを用いた電力変換装置及びその製法 | |
| US4518982A (en) | High current package with multi-level leads | |
| US5063434A (en) | Plastic molded type power semiconductor device | |
| US5371647A (en) | Surge protection circuit module and method for assembling same | |
| JPH08213547A (ja) | 半導体装置 | |
| JPS63239854A (ja) | 過電流制限型半導体装置 | |
| US5103289A (en) | Dual sip package structures | |
| KR930005492B1 (ko) | 대전력용 반도체 장치 | |
| US4589195A (en) | Method of fabricating a high current package with multi-level leads | |
| EP0527033A2 (en) | Semiconductor module | |
| EP0076802A1 (en) | High current package with multi-level leads | |
| JPH1050897A (ja) | 半導体装置 | |
| JPH09331018A (ja) | 半導体装置 | |
| EP0181975B1 (en) | Semiconductor device comprising a support body | |
| JP3738855B2 (ja) | 高圧電子部品 | |
| JPS5823469A (ja) | 複合パワ−トランジスタ | |
| JPS59195857A (ja) | 半導体装置 | |
| JPS629740Y2 (ja) |