JPS63238783A - 画像符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の属する技術分野） 本発明は、テレビジョン信号をはじめとする画像信号を
少ない情報量で伝送する高能率符号化方式に関する。

（従来の技術） 画像信号の高能率符号化方式は広く研究が進められ、予
測符号化方式、直交変換符号化方式、ベクトル量子化方
式などのアルゴリズムが実現されている。一方、符号化
制御にどのような方法を用いるかも、良好な画品質を得
るために符号化アルゴリズムと同様に重要である。

従来の代表的な符号化制御方式としてフィードバックに
よる方式がある。これは、量子化器出力を符号化して、
符号化データをバッファメモリに入力する。そして、バ
ッファメモリの占有量に応じて量子化特性を変更し、バ
ッファメモリのオーバフロー、アンダフローを防止しな
がら、伝送路の伝送速度に整合させる動作をする。この
とき、バッファメモリのオーバフロー、アンダフロ一対
策として、バッファメモリの占有量に応じて情報発生抑
制の処理、例えば量子化特性を粗くするなどの処理を行
なっている。この方法は、制御の加えられた過去のデー
タに基づいて新たな信号に制御を加え、量子歪みを可変
としている。このため、情報抑圧の過多と過小を繰り返
す、いわゆるバッファメモリ占有量の発振減少が避けら
れない。したがって処理画に空間的、時間的に劣化のあ
る領域とない領域が交互に現れることになり、大きな劣
化となる。（参考文献：　Ｎ、ＭＵＫＡＷＡ　ｅｔ、ａ
ｌ、、″静ｉｎｔｅｒｆｒａｍｅ　ｃｏｄｉｎｇ　ｓｙ
ｓｔｅｍ　ｆｏｒ　ｖｊｄｅ。

ｔｅｌｅｃｏｎｆｅｒｅｃｉｎｇ　ｓｉｇｎａｌ　ｔｒ
ａｎｓｍｉｓｓｉｏｎ　ａｔ　ａ　１．５Ｍｄｉｔ／ｓ
　ｒａｔａ＋２　　”ＩＥＥＥ　Ｔｒａｎｓ、　ｏｎ　
ＣＯＭ、ｖｏｌ、　Ｃ０Ｍ−３２、ｔｋ３．Ｍａｒｃｈ
　１９８４）。

一方、フィードフォワード制御では符号化の対象となる
信号の情報量を測定し、与えられた伝送速度が得られる
ように対象の信号に歪みを繰り返し変化させたのち符号
化を行う。符号化の対象となる信号自身で制御を行うた
めコントロールは常に安定で、制御の不安定さに基づく
画質劣化を生じないが、与えられた伝送速度を得るため
の操作が一般、にリアルタイムで実行不可能であるため
遅延時間が大きい。（参考文献：　Ａ、Ｇ、　Ｔｅ５ｃ
ｈｅｒ。

Ｒａｔｅ　ａｄａｐｔｉｖｃ　ｃｏｍｍｕｎｉｃａｔｉ
ｏｎ、　”　１９．１．１゜ＮＴＣ７８）。

また、情報量をまえもって、推定する方法として（１）
特願昭５５−１７５２４１　（特開昭５７−９９８８５
号公報参照）あるいは、（２）特願昭６Ｏ−２９３０１
９（特開昭６２−１５４９８７号公報参照）に記述の方
法もある。（１）は、フレーム間差分信号のパワなどに
応じて情報量を推定し、この推定値に基づいて符号化バ
ラメーを制御している。しかしながら、直接量子化によ
る情報量を測定するものでないため推定精度が低く安定
した動作を得ることが難しいという欠点があった。（２
）は、直交変換符号化に係る変換係数をビ・ノド配分テ
ーブルを用いて符号化している。このため、符号化制御
では、ビット配分テーブルを変換する制御を行なってい
る。したがって、ビット配分テーブルを用いない符号化
方式、即ち、全ての変換係数に対し１つの符号化特性を
適用する方式、例えぼ−、Ｃｈｅｎ、　　”　５ｃｅｎ
ｅ　ａｄａｐｔｉｖｅ　ｃｏｄｅｒ　”　ＩＢＥＥ　Ｔ
ｒａｎｓ。

ｏｎ　ＣＯＭ、　Ｖｏｌ、　Ｃ０Ｍ−３２，ｐｐ、２２
５−２３２．　Ｍａｒｃｈ　１９８４などの方式には適
用できないという欠点があった。

（発明の目的） 本発明は、符号化制御の基となる情報量の推定を符号化
に先立ち行なうことにより符号化制御を安定化させ、再
生画像の品質を向上させることを目的とする。

（発明の構成） 本発明は、全ての変換係数に対し１つの量子化、符号化
特性を適用する符号化方式において、対象とする画像信
号の情報量を符号化に先立ち推定し、その結果により量
子化特性などの符号化パラメータを制御して、符号化シ
ステムの制御を安定化させることにより再生画像の品質
を向上させるものである。従来の方法とはヒストグラム
を用いて情報量を符号化前に精度良く推定して、利用す
る点が異なる。

（実施例） 第１図は、本発明の実施例の構成を示す図であり、１は
ディジタル化ビデオ入力端子、２はブロック化回路、３
は２次元直交変換回路、４は遅延回路、５は符号化制御
回路、６は量子化器、７は有効無効ブロック判定回路、
８はスキャン変換回路、９，１０は可変長符号化回路、
１１は時分割符号多重化回路、１２は送信部バッファメ
モリ、１３は伝送路、１４は受信部バッファメモリ、１
５は符号化分離回路、１６．１７は可変長復号回路、１
８はスキャン変換回路、１９は切換回路、２０は２次元
直交逆変換回路、２１はテレビスキャン化回路、２２は
ディジタル化ビデオ出力端子である。

ディジタル化ビデオ入力端子からは、ディジタル化され
た画像信号が入力され、２のブロック化回路に入力され
る。ブロック化回路では、まず入力信号を縦横Ａ＊Ｂ画
素ずつにブロック化する。

ブロック化は走査線のスキャン方法の変換に対応するも
ので、これは、メモリ回路とアドレス制ネ卸回路により
容易に構成できる。これにより、ＴＶスキャンの信号は
第２図（ａ）のように走査順が変更される。得られたブ
ロック化信号は２次元直交変換回路３に入力される。変
換回路はＡ＊Ｂ画素を入力して同じ個数の変換係数を出
力するものであり、例えばブロック毎に２次元ディスク
リートコサイン変換（以降は２次元ディスクリートコサ
イン変換を単にＤＣＴ変換と略して呼ぶ）され、Ａ＊Ｂ
個のＤＣＴ係数を得る。第２図（ｂｌに、あるブロック
のＤＣＴ係数の並びとその走査順を示す。

この図で、ブロックの左上が直流成分、右上は水平方向
成分の最高シーケンスの係数。左下が垂直方向の最高シ
ーケンス、右下が垂直水平ともに高いシーケンシの係数
を示す。

得られた変換係数は、遅延回路４と符号化制御回路５に
入力される。符号化制御回路では設定期間（例えば１フ
レ一ム時間）の入力変換係数データを監視することによ
り入力信号の発生情報量を推定し、符号化結果があらか
じめ与えられた伝送路速度（伝送レート）になるように
符号化制御のパラメータ、たとえば、量子化器のパラメ
ータを決定する。一方、遅延回路４は変換値を上記設定
期間遅延させて、符号化制御と変換値の量子化タイミン
グが一致するよう符号化制御回路５の回路の遅延時間を
補償する。

量子化器６では、入力されたＤＣＴ係数を符号化制御回
路５によって選択された符号化パラメータ（ここでは量
子化特性）に従って量子化し、量子化代表値に対応する
量子化インデックスを有効無効ブロック判定回路７、ス
キャン変換回路８に送出する。量子化特性の例を第３図
に示す。第３図に示すように量子化特性は複数の特性が
あり、切り換えて用いられる。たとえば、情報量を少な
（おさえたいときは粗い量子化（例えば第３図（ｈ））
、多くしたいときは細かい量子化（例えば第３図（ａ）
）が用いられる。

有効無効ブロック判定回路７は量子化器６の出力値を監
視し、１ブロツク中に量子化代表値が１つでも零でない
ものがあれば、当該ブロックを有効ブロックとし、量子
化代表値がすべて零であれば当該ブロックを無効ブロッ
クとして、判定結果を可変長符号化回路９に出力する。

可変長符号化回路９は、有効ブロックに対し、有効ブロ
ックであることを示すインデックスコードを出力する。

また、無効ブロックに対し、無効ブロックであることを
示すインデックスコードを出力する。−例として、有効
ブロックのインデックスコードを“０１″、無効ブロッ
クのコードを“１″などと与えることができる。

スキャン変換回路８は、量子化器６の出力値を入力し、
シーケンスの順序、各係数の走査順序を変更するもので
ある。たとえば、第２図（ｂ）のシーケンス即ち、順次
走査が第２図（Ｃ）のようなジグザグ走査に変更される
。本回路はブロック化回路２と同様のメモリおよびアド
レス制御回路により容易に構成できる。このようにスキ
ャンを変換する理由は以下のためである。２次元直交変
換係数の一般的性質として、係数値の大きいものは直流
成分および低次のシーケンスに集中するため、第２図（
Ｃ）のようにジグザグに走査すると高域に対応するシー
ケンスの係数値はＯとなることが多い。従って、第２図
（Ｃ）の最終有効（非零）係数の後ろに特殊な識別符号
を加えると、この後ろの零係数を符号化する必要がなく
なり、符号化効率が向上することになる。また、直流分
から最終非零係数までの係数についても零値が多いため
、零値をランレングス符号化することによりさらに効率
を上げる方法もある。

スキャン変換回路８の出力は可変長符号バタンｌＯに入
力され、前記量子化インデックスに対応して所定の可変
長符号を割り当てて出力する。なお、無効ブロックの係
数に対しては、既に可変長符号化回路９でブロック全て
の係数が零であることが符号化されているため、符号化
の必要はない。

当該回路は例えばＲＯＭにより構成される。可変長符号
の例を表１に示す。

以下余白 表−１可変長符号バタン（例） 可変長符号回路９および１０の出力は、符号多重化回路
１１に入力され、前記符号は時系列的に多重化される。

本回路は通常セレクタ回路により構成される。符号多重
化回路の出力信号は送信バッファメモリ１２に送出され
、ここで伝送路の伝送速度に整合するように制御される
。そのためメモリの書き込みアドレスと読み出しアドレ
スの差（バッファメモリ内の情報占有量）を符号制御回
路５、即ち、推定回路にフィードバックして符号化処理
における情報発生量を制御することも行われる。さらに
、送信バッファメモリより、伝送路１３にデータが送ら
れる。

伝送路１３は、入力値を受信側に送るもので、伝送路自
身の他、例えば伝送路に都合のよい符号形式（例えばＡ
ＭＩ、Ｂ８ＺＳなど）に符号化復号化するための回路な
どをふくんでいる。

受信部では、受信部の逆の操作が行われる。まず、受信
部バッファメモリ１４において伝送符号速度とビデオ復
号速度の変換が行われ、符号分離回路１５に送られる。

符号分離回路１５では例えば有効無効ブロック符号と有
効無効係数符号に分離する。可変長復号回路１６では、
有効無効ブロック符号が復号され、無効ブロックに対し
ては零係数値に対応する量子化代表値が出力される。復
号の結果、有効ブロックと解読されたブロックに対して
は、可変長復号回路１７が用いられ、可変長符号が量子
化代表値に復号される。更に、スキャン変換回路１８に
より走査順序が再び第２図（ｂ）のように変更される。

無効ブロックの復号値を示す可変長復号回路の出力とス
キャン変換回路１８の出力は、切換回路１９に入力され
て無効ブロックデータのときは可変長復号回路１６の出
力を、有効ブロックのときはスキャン変換回路１８の出
力を選ぶように処理される。切換え回路１９の出力は、
２次元直交逆変換回路２０に入力され、元の画像信号に
変換される。続いて、テレビスキャン化回路２１により
テレビスキャンに変換され、出力端子２２を介して出力
される。以上説明した符号化回路は、符号制御回路、即
ち、推定回路５を除き、従来の技術で実現できるもので
ある。

第４図は、本発明の実施例の符号化制御部５の構成を示
す図であり、３１は係数入力端子、３２はブロック内最
大係数値検出回路、３３は最大係数ヒストグラム算出回
路、３４は係数ヒストグラム算出回路である。３５は有
効無効ブロック情報量演算回路、３６は有効無効係数情
報量演算回路、３７はオーバヘッド情報量演算回路、３
８は量子化特性設定回路、３９は量子化特性パラメータ
出力である。

第４図において、入力端子３１から変換係数データがブ
ロック内最大係数検出回路３２および、係数ヒストグラ
ム算出回路３４に入力される。本実施例では、係数符号
と有効無効ブロック符号が発生する符号データの主要部
分であることから、これらの情報量を推定する。

まず、有効無効ブロック符号の情報量を算出するために
、ブロック内最大係数値検出回路３２で、あるブロック
のＡ＊Ｂ個の係数値のうちで絶対値が最大となる値を検
出する。これは、この値が各量子化特性の最小量子化ス
テップより大きければこのブロックを有効ブロック、小
さければ無効ブロックとすることに対応する。

今、量子化特性の数を第３図に示すように８種あるとす
ると、前記最大値が、８種の特性のうちの最小量子化ス
テップを越えているかを検出する。

そして、対応する量子化特性の種類を示す信号を最大係
数ヒストグラム算出回路３３に出力する。

最大係数ヒストグラム算出回路３３は、設定時間中の最
大係数値のヒストグラムを各量子化特性毎に生成する。

ここで、このヒストグラムをブロックヒストグラムと呼
ぶ。演算結果は例えば量子化特性の粗いほうから細かい
ほうへ順番にその累算値（頻度）の形で有効無効ブロッ
ク情報演算回路３５に出力される。

同様に、係数ヒストグラム算出回路３４において、ブロ
ックの全ての係数値を各量子化特性毎に算出し、係数ヒ
ストグラムを生成する。これは、係数値が量子化器の最
終量子化ステ・ノブより大きければこの係数を有効係数
、小さければ無効係数とすることに対応する。これを設
定時間演算すると、メモリにはすべての量子化器の最小
量子化ステップの数に対する頻度のヒストグラムが完成
する。演算結果は係数ヒストグラム出力端子を介して、
例えば量子化特性の粗いほうから細かいほうへ順番にそ
の頻度を出力する。

２つのヒストグラムは有効無効ブロック量情報演算回路
３５および有効無効係数ｉｉｌ報■演算回路３６に入力
される。まず、有効無効ブロック量情報演算回路３５で
は、ヒストグラムを入力し、各最小量子化ステップを越
えるブロックの数に有効ブロックに割り当てる符号長を
乗じ、越えないブロックの数に無効ブロックに割り当て
る符号長を乗じる。これにより最小量子化ステップが与
えられたときの有効／無効ブロック情報量が求まる。

例えば、第３図のように最小量子化ステップが８種類与
えられているとき、８通りの有効／無効ブロック情報量
が得られることになる。

また、同様に係数情報量演算回路３６において、係数ヒ
ストグラムが入力され、最小量子化ステップを８通りに
変化させたとき、最小量子化ステップを越える係数の数
に有効係数に割り当てる平均符号長を乗じ、越えない係
数の数に無効係数に割り当てる符号長を乗じる。これに
より最小量子化ステップが与えられたときの有効／無効
係数の情報量が求まる。

オーバヘッド情報算出回路３７は、上記２つの情報量以
外に必要な情報量を算出するもので、たとえば適応化が
行われたときのクラス分けに必要な情報量などがある。

量子化特性設定回路３８は、上記、有効無効ブロック量
情報演算回路３５、および係数情報量演算回路３６およ
びオーバヘッド情報量演算回路３７より得られるデータ
に基づき、具備されている８種類の量子化器に対応する
推定情報量を計算する。さらに、８種類の推定情報量の
うち当該設定時間に割り当て可能な情報量に最も近い情
報量の量子化器番号をひとつ選択して出力端子３９に出
力する。

第５図は、本発明の符号化制御部のブロック内最大係数
値検出回路３２および最大係数ヒストグラム算出回路３
３の構成例を示す図であり、４１は係数入力端子、４２
は絶対値回路、４３は比較回路、４４，４７．５２はフ
リップフロップ、４５は選択回路、４６はブロックタイ
ミング信号発生回路、４８は最小量子化ステップテーブ
ル、４９はメモリ、５０はインクリメンタ、５１は加算
器、５３は有効無効ブロックヒストグラム出力、５４は
量子化番号カウンタ、５５は量子化番号シーケンス出力
である。

第５図において、入力端子４１から１ブロツク分の変換
係数データが絶対値回路４２に入力される。演算された
絶対値は比較回路４３に入力される。比較回路４３では
フリップフロップ４４に記憶されている最大値と比較し
、選択値回路４２の入力値がフリップフロップ４４より
大きい、または小さいことを示す信号を選択回路４５に
送出する。選択回路では、前記比較回路の結果に基づき
、より大きい値を選択して、フリップフロップ４４およ
び４７に出力する。ブロックタイミング信号発生回路４
６は、ブロック毎にフリップフロップ４４をリセットす
るので、フリップフロップ４４には１ブロツクにおける
最大値が形成される。また、フリップフロップ４７にお
いてブロックタイミング発生回路により前記最大値がラ
ッチされ、１ブロツクにつき１つの最大値が最小量子化
ステンプテーブル４８に送出される。

ＲＯＭによって構成された最小量子化ステップテーブル
４８では、前記最大値が、８種の量子化特性のうちどの
最小量子化ステップを越えているかを検査する。そして
、対応する量子化特性の種類を示す番号をメモリ４９に
出力する。ここでは、第３図に示すように、番号の小さ
いものが細かい量子化、番号の大きいものが粗い量子化
を示すとする。

量子化特性の番号はメモリ４９のアドレスに入力され、
メモリはその量子化特性番号のこれまでの累算個数をイ
ンクリメンタ５０に出力する。インクリメンタは累算値
を１増やしてその数を再びメモリ４９に入力してメモリ
の内容を書き替える。

これを設定時間（たとえばフレーム時間）演算すると、
メモリには最大係数のヒストグラムが完成することにな
る。したがって、ブロック内最大係数値検出回路３２及
び最大係数ヒストグラム算出回路３３とはブロックヒス
トグラムを作成するためのヒストグラム回路を構成して
いる。

つぎに、ヒストグラムの値を量子化番号の大きい順に累
算して累積ヒストグラムを生成する。量子化番号の大き
い順にヒストグラムは、加算器５１に入力され、フリッ
プフロップ５２に記憶されている値を累算し、再びフリ
ップフロップ５２に書き込む。従って、量子化番号８の
頻度は元のまま、量子化番号７の累積頻度は量子化番号
７と８の頻度を足したもの、量子化番号６は量子化番号
６と７と８を足したものというようになる。これは、各
量子化番号が与えられたときの有効ブロックの数を推定
するものである。

前記演算結果は最大係数ヒストグラム出力端子５３を介
して、例えば量子化番号の大きいほうから小さいほうへ
順番にその頻度を出力する。また、カウンタ５４は、ヒ
ストグラムにタイミングを合わせて量子化器番号を発生
させるものでここでは、大きい量子化番号から小さい量
子化番号の順に量子化番号出力端子５５を介して出力す
る。

一方、ブロックの係数値のヒストグラムも最大値のヒス
トグラムと同様に係数ヒストグラム算出回路３４により
作成される。この回路は、第５図回路において最大値検
出回路の部分を除き、演算の速度を係数単位とすること
で実現される。

第６図は、量子化特性設定回路３８の構成例を示したも
のである。図は、３５は有効無効ブロック情報量演算回
路、３６は係数情報量演算回路、３７はオーバヘッド符
号演算回路、６１は有効無効ブロックヒストグラム入力
端子、６２は係数ヒストグラム入力端子、６３は加算器
、６４は比較回路、６５は伝送レート演算回路、６６は
量子化番号入力端子、６７はフリップフロップ、６８は
量子化番号出力端子である。

有効無効ブロックヒストグラム入力端子６１から、各量
子化番号に対応する有効無効ブロックヒストグラムが有
効無効ブロック悄ｆｌｉｔ演算回路３５に入力される。

有効無効ブロック情報量演算回路では各量子化番号に対
応するヒストグラム値から最小量子化ステップが与えら
れたときの有効／無効ブロック情ｌｌ１ｆｆｔを求める
。即ち、ヒストグラムの値に有効ブロックに割り当てる
符号長を乗じ、また、ヒストグラムからの対応する無効
ブロック数が〔（全ブロック数）−（ヒストグラムの頻
度）〕により得られ、これに無効ブロックに割り当たる
符号長を乗じる。これにより例えば、最小量子化ステッ
プが８種類与えらているとき、８通りの可能性のある有
効／無効ブロック符号量が得られることになる。回路構
成上は上記演算を１つのＲＯＭテーブルで実現できる。

有効／無効ブロック符号量は、加算器６３に出力する。

同様に、係数ヒストグラム入力端子６２から、各量子化
番号に対応する係数ヒストグラムが係数情報量演算回路
３６に入力される。係数情報量演算回路では各量子化番
号に対応するヒストグラム値から、最小量子化ステップ
が与えられたときの係数情報量を求める。即ち、ヒスト
グラムの値に有効係数に割り当てる符号長を乗じ、また
、ブロック内の無効係数の数を推定して、これに無効係
数に割り当てる符号長を乗じる。これにより例えば、最
小量子化ステップが８種類与えられたとき、８通りの可
能性のある係数符号量が得られることになる。回路構成
上は上記演算を１つのＲＯＭテーブルで実現できる。係
数符号量は、加算器６３に出力される。

オーバヘッド符号量演算回路３７は、上記２つの情報量
以外に必要な情報量を算出するもので、たとえば適応化
が行われたときのクラス分けに必要な情報量などがこれ
にあたる。演算結果は加算器６３に出力される。

有効無効ブロック符号量演算回路３５、係数符号量演算
回路３６、オーバヘッド符号量演算回路３７の出力は、
加算器６３で加算され、量子化ステップを大きい方から
小さい方に可変にした時の各量子化特性に対応する情報
量の推定値が算出できることになる。

加算器６３からは、情報推定量が量子化器の粗い順に送
出され、比較１回路６４に入力される。比較回路では、
加算器６３で得られた情報量を伝送レート演算回路６５
より得られる、当該設定時間に割り当てられる情報量と
比較し、この値と最も近い情報量になるときタイミング
パルスを発生し、フリップフロップ６７に出力する。伝
送レート演算回路６５では、当該設定時間（例えばフレ
ーム）に８り当で可能な情！１１ｔを演算して出力する
。例えば、毎秒３０フレームは３００ｋｂｉｔ／ｓで符
号化するとき１フレームは１０ｋｂｉｔが割り当てられ
る。

量子化番号入力端子６６から入力される量子化番号と比
較回路６４より得られるタイミング信号は同期している
ため、フリップフロップ６７においてタイミング信号で
ラッチすると目的とする情報発生をさせる量子化番号が
選択できる。量子化番号は量子化番号出力端子６８より
出力される。

これにより目標とする情報量を発生する量子化特性が選
択されたことになる。

以上のような構成になっているため、符号化時に符号化
フレーム自身の情ｆｌｌｌｆｆｉに応じてパラメータが
制御できる。従って、シーンチェンジの際にもシートチ
ェンジシーン画面に応じて制御が可能で有るため次フレ
ーム以降に制御の影響が残らないように出来るため安定
な制御が出来る。安定な制御に応じて量子化ステップが
長時間同じものが選択され、画品質が安定する。

以上の説明では、直交変換にＤＣＴ変換を例にとったが
これは他の直交変換（＋ＩＡＤＡＭ＾ＲＤ　、　Ｉ’０
ｔｌＲＩＥＲ。

５ＬＡＮＴ、　Ｋ−Ｌ）などでも同様に適用できる。ま
た、以上説明では、画像信号を直接処理する場合につい
て述べたが、予測誤差信号を処理する場合も同様の構成
で実現可能であることは容易に類推できる。

（発明の効果） 以上説明したように、本発明は、情報量推定を用いて符
号化制御を行っているため、制御が安定し、画品質が向
上する。

【図面の簡単な説明】

第１図は、本発明の実施例の構成を示す図、第２図は、
走査変換、スキャン変換の概念図、第３図は量子化特性
の例を示す図、第４図は、本発明の実施例の符号化制御
部の構成を示す図、第５図は、本発明の符号化制御部の
ブロック内最大係数値検出回路および最大係数ヒストグ
ラム算出回路の構成例を示す図、第６図は、量子化パラ
メータ算出回路の構成例を示したものである。学＃平壊
−９−″”　　　　　。 １・・・ディジタル化ビデオ入力端子、２・・・ブロッ
ク化回路、３・・・２次元直交変換回路、４・・・遅延
回路、５・・・符号化制御回路、６・・・量子化器、７
・・・有効無効ブロック判定回路、８・・・スキャン変
換回路、９．１０・・・可変長符号化回路、１１・・・
時分割符号多重化回路、１２・・・送信部バッファメモ
リ、１３・・・伝送路、１４・・・受信部バッフプメモ
リ、１５・・・符号分離回路、１６．１７・・・可変長
復号回路、１８・・・スキャン変換回路、１９・・・切
換回路、２０・・・２次元直交逆変換回路、２１・・・
テレビスキャン化回路、２２・・・ディジタル化ビデオ
出力端子、３１・・・入力端子、３２・・・ブロック内
最大係数値検出回路、３３・・・最大係数ヒストグラム
算出回路、３４・・・係数ヒストグラム算出回路、３５
・・・有効無効ブロック量情報演算回路、３６・・・係
数情報量演算回路、３７・・・オーバヘッド情＠量演算
回路、３８・・・量子化特性設定回路、３９・・・量子
化特性パラメータ出力、４１・・・係数入力端子、４２
・・・絶対値回路、４３・・・比較回路、４４．４７．
５２・・・フリップフロップ、４５・・・選択回路、４
６・・・ブロックタイミング信号発生回路、４８・・・
最小量子化ステップテーブル、４９・・・メモリ、５０
・・・インクリメンタ、５０・・・加算器、５３・・・
有効無効ブロックヒストグラム出力、５４・・・量子化
番号カウンタ、５５・・・量子化番号シーケンス出力、
６１・・・有効無効ブロックヒストグラム入力端子、６
２・・・係数ヒストグラム入力端子、６３・・・加算器
、６４・・・比較回路、６５・・・伝送レート演算回路
、６６・・・量子化番号入力端子、６７・・・フリップ
フロップ、６８・・・量子化番号出力端子。 ￥２図 （αン　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　（ｂ）（Ｃ） 第４図

Claims (1)

1. 【特許請求の範囲】 １、ディジタル画像信号を所定時間内で、複数のブロッ
   クに区分すると共に、前記所定時間内のディジタル画像
   信号を符号化パラメータにしたがって選択された量子化
   特性によって符号化する画像符号化方式において、前記
   所定時間内のディジタル信号に予め定められた演算を施
   し、演算結果の頻度を算出し、前記所定時間内のディジ
   タル画像信号の情報量をあらわすヒストグラムを生成す
   るヒストグラム回路と、当該ヒストグラムに基いて前記
   符号化パラメータを定めるパラメータ設定回路とを有す
   ることを特徴とする画像符号化方式。 ２、特許請求の範囲第１項記載の画像符号化方式におい
   て、前記予め定められた演算は複数の前記量子化特性を
   考慮して実行されることを特徴とする画像符号化方式。 ３、特許請求の範囲第２項記載の画像符号化方式におい
   て、前記ヒストグラム回路には、前記ディジタル画像信
   号に所定の変換を施して得られた係数が与えられ、前記
   ヒストグラム回路は前記量子化特性のそれぞれに対応し
   て、各ブロックの有効、無効を判定し、有効、無効ブロ
   ックに関するブロックヒストグラムを作成する回路と、
   所定時間内の前記係数に関する係数ヒストグラムを作成
   する回路と、前記ブロックヒストグラム及び係数ヒスト
   グラムとを前記ヒストグラムとし、両ブロックヒストグ
   ラム及び係数ヒストグラムとから前記ディジタル画像信
   号の情報量を指示する回路とを有することを特徴とする
   画像符号化方式。