JPS63237597A - セラミツク多層配線基板の製造方法 - Google Patents

セラミツク多層配線基板の製造方法

Info

Publication number
JPS63237597A
JPS63237597A JP7041887A JP7041887A JPS63237597A JP S63237597 A JPS63237597 A JP S63237597A JP 7041887 A JP7041887 A JP 7041887A JP 7041887 A JP7041887 A JP 7041887A JP S63237597 A JPS63237597 A JP S63237597A
Authority
JP
Japan
Prior art keywords
conductive
ceramic multilayer
pattern
thickness
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7041887A
Other languages
English (en)
Inventor
正弘 勝田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP7041887A priority Critical patent/JPS63237597A/ja
Publication of JPS63237597A publication Critical patent/JPS63237597A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、電子装置に用いられるセラミック多層配線基
板の製造方法に関する。
(従来の技術) 従来、セラミック板の表面に電子部品を搭載する複数個
の導電性ランドと、該複数の導電性ランドを相互に接続
する配線が配設され、該セラミック板の内部に複数の層
に分れて配線が施され、各層の配線間あるいは該層の配
線と前記表面の配線がスルーホールに充填された導体に
よって相互に接続されているセラミック多層配線基板は
知られている。
このセラミック多層配線基板を製造するには、あらかじ
め所定の位置に径が0.1〜0.21NM程度の複数個
のスルーホールが設けられた厚さ0.1〜0.3履程の
未焼成セラミックシートを複数枚用意する。これ等の複
数枚のシートには、先ず設計により位置及び数の異なる
スルーホールを穿孔し、次いで前記シート上に導電性ペ
ーストを用いて配線パターンを印刷する。該配線パター
ンは、前記スルーホール上を通るように設計されている
から、配線パターンを印刷することによってスルーホー
ル内に導電性ペーストが充填されて該シートの裏面に達
する。このようにしてそれぞれ所定の配線が施された未
焼成セラミックシートを順次積重ねて圧着すると、圧着
された各層の配線はスルーホール内の導電性ペーストに
よって接続される。次いでこの積層体を焼成して各層の
セラミックシート及び導電性ペーストを焼きつけて一体
化し多層配線基板を製造する。
このようにして製造された従来のセラミック多層配線基
板は、例えば導電パターンが20層積層された場合には
41順程度の厚みであった。
(発明が解決しようとする問題点) 従来のセラミック多層配線基板において、その厚さを更
に薄くすることが小型化の見地から望まれているが、未
焼成セラミックシートを従来より薄くすると、該シー]
・上に印刷された導電性ペーストの乾燥によって局部的
にしわが生じたり、取り扱い時に破損したり若しくは伸
びたりして配線回路の形成が不可能になるため、該シー
トの厚さを薄くするのに限界があった。
したがって、従来のセラミック多層配線基板を更に薄型
化することは困難であった。
また、回路設計に伴うスルーホール形成用打抜き金型の
作製には多大の時間と費用とを要し、導電性パターンの
変更について柔軟性に欠けていた。
本発明は、従来の以上のような問題点を解決するセラミ
ック多層配PiIM板の製造方法を提供することをその
目的とするものである。
(問題点を解決するための手段) 本発明は、上記目的を達成するために、未焼成セラミッ
クシート上に導電性パターンと絶縁性パターンとを交互
に印刷して少なくとも2層の導電性パターンを絶縁性パ
ターンを介して形成し、該未焼成セラミックシートを複
数枚積み重ねて一体に焼成することを特徴とする。
(作 用) 従来と同等の厚さを有する未焼成セラミックシートの上
に印刷される導電性パターンと絶縁性パターンの層の厚
さは、前記シートの厚さと比べてはるかに薄い(例えば
約1/10)から、印刷によって数層の導電性パターン
と絶縁性パターンを積層しても前記シート一枚の厚さよ
り薄い。
したがって印刷によって導電性パターン及び絶縁性パタ
ーンが複数層積層された未焼成セラミックシートを複数
枚積み重ねて一体に焼成すれば、前記シートが破損した
りあるいは伸びたり等による歩留の低下を生じることな
くセラミック多層配線基板の導電性パターン1層当りの
厚みを薄くすることができる。
(実施例) 以下本発明の実施例を図面につき説明する。
第1図は本発明の1実施例のフローチャートを示ず。
同図の工程に従って、先ず、幅105m、長さ100a
*s厚さ0.27 amのアルミナを主成分とする未焼
成セラミックシートを複数枚用意し、該シートの80〜
120の所定位置に0.2511Wφのスルーホールを
穿孔して4種類の未焼成セラミックシートを作製した。
次いで、第2図示のように、該未焼成セラミックシート
の1種1に、導電粒子がタングステンの導電性ペースト
を用いて所定の導電性パターン21を印刷する(6組の
うちの1つを図示する)と共にスルーホール3内に導電
性ペーストを充填した。その後120℃で30分間乾燥
し、アルミナを主成分とする絶縁性ペーストを用いて上
記導電性パターン21の一部の上に重ねて絶縁性パター
ン41を印刷した。絶縁性パターン41が乾燥した後前
記導電性パターン21と異なる導電性パターシ22を絶
縁性パターン41と前記シート1上に印刷した。更に絶
縁性パターン42を印刷し、その上に導電性パターン2
3を印刷した。図面では、導電性パターン)は3層であ
るが・、異なる導電性パターンと絶縁性パターンを、導
電性パターンが5層になるまで繰り返し印刷した。
以上と同様にして残りの3種類の未焼成セラミックシー
ト 12,1..1.にも5層の導電性パターンを絶縁
性パターンを介して繰り返し印刷した。
第1図示のフローチャートに従ってこれ等のシートを積
み重ね100kg/ cdの圧力で圧着し、sox 3
5順の大きさに6分割した。第3図はその分解斜視図を
示す。
その後水素(N2)を2%含む窒素(N2)ガス中で1
500℃3時間焼成した後、炉から取り出しセラミック
多層配線基板を作製した。
そして更に、該基板の最外層の導電性ランドに半田付は
性を良くする目的でニッケル及び金メッキを施した。
このようにして作製されたセラミック多層配線基板の厚
みはO,lsであった。
前記実施例では、未焼成セラミックシート1にそれぞれ
スルーホール3を形成し、絶縁性パターン’I +’2
・・・にはスルーホールを形成しな1かったが、例えば
、第4図示のように、未焼成セラミックシートの第1層
1+、あるいは第2層12上に印刷する絶縁性パターン
411あるいは412にスルーホール37、あるいは3
2を形成すれば、例えば第2層の導電性パターン22I
あるいは222と第1層の導電性パターン211あるい
は20をスルーホール3Iあるいは32を介して接続す
ることができる。
尚、未焼成セラミックシート1に印刷によって形成され
る導電性パターン2は、印刷の回数が増すと表面の凹凸
のために印刷むらができ、回路形成に支障を来たすので
、数層程度までが適当である。
(発明の効果) 以上説明したように、本発明によれば、回路の形成を損
うことなく基板の厚さを薄り(例えば174〜175程
度の厚さ)することができ、また短時間に低費用で作製
することができ、回路設計の変更が容易である等の効果
がある。
【図面の簡単な説明】
第1図は、本発明の1実施例の70一ヂヤー第4図は本
発明の製造方法による焼成前のセラミック多層配!!基
板の分解斜視図及び断面図である。 1、.1..1.・・・未焼成セラミックシート2+ 
、21112t2 +221.222・・・導電性パタ
ーン3、.3..33・・・スルーホール 4、.4.、.4t2,4□、4..422・・・絶縁
性パターン外2名 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1.  未焼成セラミックシート上に導電性パターンと絶縁性
    パターンとを交互に印刷して少なくとも2層の導電性パ
    ターンを絶縁性パターンを介して形成し、該未焼成セラ
    ミックシートを複数枚積み重ねて一体に焼成することを
    特徴とするセラミック多層配線基板の製造方法。
JP7041887A 1987-03-26 1987-03-26 セラミツク多層配線基板の製造方法 Pending JPS63237597A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7041887A JPS63237597A (ja) 1987-03-26 1987-03-26 セラミツク多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7041887A JPS63237597A (ja) 1987-03-26 1987-03-26 セラミツク多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPS63237597A true JPS63237597A (ja) 1988-10-04

Family

ID=13430906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7041887A Pending JPS63237597A (ja) 1987-03-26 1987-03-26 セラミツク多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPS63237597A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917233A (ja) * 1982-07-20 1984-01-28 日本電気株式会社 複合積層セラミツク部品の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917233A (ja) * 1982-07-20 1984-01-28 日本電気株式会社 複合積層セラミツク部品の製造方法

Similar Documents

Publication Publication Date Title
US6630881B1 (en) Method for producing multi-layered chip inductor
KR100489820B1 (ko) 세라믹 다층기판 및 그 제조방법
JPS63237597A (ja) セラミツク多層配線基板の製造方法
JPH0232595A (ja) セラミック多層配線基板の製造方法
JP3413880B2 (ja) 多層セラミック焼結体の製造方法
JP3064751B2 (ja) 多層型ジャンパーチップの製造方法
JPS5998597A (ja) 多層プリント配線板
JP2569716B2 (ja) 多層厚膜ic基板の製造法
JP2551064B2 (ja) セラミック多層基板の製造方法
JP3289430B2 (ja) セラミック多層基板及びその製造方法
JP2536175B2 (ja) 多層配線構造体
JPH0727989B2 (ja) セラミックパッケージ型半導体装置の製造方法
JP2001267467A (ja) 多層セラミック基板およびその製造方法ならびに電子装置
JPH0645757A (ja) 多層セラミック基板およびその製造方法
KR20050055264A (ko) 다양한 패턴을 갖는 칩 부품 및 그 형성 방법
JPH06237085A (ja) 集積回路用多層配線基板及びその製造方法
JPH06851Y2 (ja) セラミック多層配線基板
JPH0722752A (ja) 多層セラミック基板およびその製造方法
JPS6024093A (ja) セラミツク配線基板の製造法
JPH01257397A (ja) 金属プリント基板
JP2710430B2 (ja) パターン形成方法
JPS58186996A (ja) 多層回路基板の製造方法
JPH03288494A (ja) 多層セラミック基板のバイヤ形成方法
JP2002368426A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JPS63102398A (ja) セラミツク回路基板の製造方法