JPS63237449A - セラミック蓋ハーメチックシールパッケージ及びその製造方法 - Google Patents

セラミック蓋ハーメチックシールパッケージ及びその製造方法

Info

Publication number
JPS63237449A
JPS63237449A JP62237067A JP23706787A JPS63237449A JP S63237449 A JPS63237449 A JP S63237449A JP 62237067 A JP62237067 A JP 62237067A JP 23706787 A JP23706787 A JP 23706787A JP S63237449 A JPS63237449 A JP S63237449A
Authority
JP
Japan
Prior art keywords
lid
ceramic
metallization
recess
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62237067A
Other languages
English (en)
Inventor
ロバート・シー・バイルン
ジョン・ティー・イワニック
チー−メン・ユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPS63237449A publication Critical patent/JPS63237449A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/14—Soldering, e.g. brazing, or unsoldering specially adapted for soldering seams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Casings For Electric Apparatus (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Ceramic Products (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子を格納するために一般的忙使用され
るハーメチックバ、ケージに関する。
〔従来の技術〕
半導体産業において、かかる素子の一つとしてセラミッ
ク側をろう付けしたデュアルインラインパッケージが知
られている。同バ、ケージは矩形状であってその側部処
ろう付けした２列の金属ピンを備えている。パッケージ
本体内に配置された凹所は半導体素子を格納し素子のボ
ンディングパツビをパッケージ内に組込んだ金属の通路
へ接続するための手段が設けられている。これらの通路
は側部をろう付けされたビンと導通する。パッケージは
最終的に密閉蓋をパッケージ凹所上に溶接もしくは、は
んだ付けすることによってハーメチックシールされる。
バ、ケージ凹所は普通、セラミックに付着するメタライ
ゼーションリングにより包囲される。リング上には、は
んだプリフォーム（ｐｒｅｆｏｒｍ）が配置されはんだ
プリフォームの上部にはメタルキャップが配置される。
上記組成体はその後加熱され金属蓋とメタライゼーショ
ンとを湿潤させるはんだを溶かす。冷却後はんだはキャ
ップをパッケージに固定させることになる。メタルキャ
ップはそれが付着されるセラミックと両立しうるコパー
（Ｋｏｖ　ａ　ｒ　）として知られるニッケル、鉄、コ
バルト及びマンガンの金属合金から成るのが普通である
。
腐食の問題を避けるために蓋は普通二、ケルによりめっ
きした後金でめっきする。はんだプリフォームは約２８
０°Ｃで溶ける金と錫の合金から成る。
代わりに、蓋をニッケル、チタン、タンタル、ニオブも
しくはタングステンの合金の如き耐環境性の金属を組成
してもよ（、あるいはステンレス鋼により構成してもよ
い。蓋をセラミック本体にはんだづけした後メーカや組
立日付コードの如き素子識別標識やその他の所望データ
を刻印する。
金属蓋の必要条件は厳しく最終面は非腐食性でかつマー
キングを付すことができそれを保持することができるも
のでなければならない。それはセラミック本体と両立し
うるもので同本体に対してはんだ付は可能なものでなけ
ればならず、一方熱サイクルと機械的サイクル全体にわ
たってバー・メチツクシールを維持するものでなければ
ならない。
上記の相競合する必要条件は幾分高価でやや信頼性の低
いクロージャ（ｃｌｏｓｕｒｅ）シールをもたらすこと
が多かった。コストを低減しセラミックパッケージ用の
密閉蓋の信頼性を向上させることが望まれている。
〔発明が解決しようとする問題点〕
本発明の目的はセラミックパッケージのクロージャシー
ル用の低コストセラミック蓋を提供することである。
本発明の目的は更に信頼性のあるセラミック蓋、ケージ
用クロージャシールを製作する上で有益な低コストセラ
ミック蓋を製作する方法を提供することである。
本発明の目的は更にセラミックパッケージにおける信頼
性のあるクロージャシールを提供し素子マーキングを可
能にし保持することのできる低コストセラミック蓋を提
供することである。
本発明の目的は更にセラミックパッケージにおける信頼
性のあるクロージャシールを提供し素子マーキングを可
能にし保持でき苛酷で塩気的な環境において腐食のない
蓋を維持することのできる低コストセラミック蓋を提供
することである。
〔問題点を解決するための手段及び作用〕以上の目的な
らびにその他の目的は以下の如くして実現できる。高ア
ルミナセラミック蓋はその周縁部に凹所を備えている。
凹所との面ば同凹所を被覆しセラミックに付着するメタ
ライゼーションによりコーチングされはんだ付は可能な
面を提供している。メタライズされた蓋ははんだプリフ
ォームを介在させたセラミックパッケージ上のメタライ
ゼーションに対して加圧され、該組成体を加熱しはんだ
を溶かす。その後はんだはキャップ上の金属とパッケー
ジ上の金属とを湿らし、はんだシールがつくられる。は
んだは蓋の凹所に付着するフィレット（ｆｉｌｌｅｔ）
を形成することにより可視的で信頼性のあるノ・−メチ
ツクシールを形成することになる。セラミック蓋はセラ
ミックパッケージをハーメチックシールし、その外側表
面は素子マーキングを受は入れ保持することができる。
セラミック蓋の膨張はパッケージのそれと合致するから
、温度サイクルが繰返される間、クロージヤーシール内
に歪みが誘発されることはな（、そのためクロージヤー
シールの信頼性は高（なる。
最後に同蓋は苛酷な化学的環境にも耐えることができる
。
〔実施例〕
第１図には構造を示すために一隅を破断した蓋１０が示
されている。蓋１０は所望の色を与えるために顔料を含
んだ９２〜９６％のアルミナにより成形する。蓋の辺縁
部１１附近を面取りして凹所をつ（りだす。凹所を備え
た蓋面はメタライゼーション層１２を有する。蓋の反対
面は完成バ、２ケージから去る方向に延びる面を構成す
ることになる。図面においてメタライゼーションはシー
ル面の一部のみを被覆するように描かれているが、シー
ル面全体を覆うようにすることもできることを了解され
たい。
第２図において、高アルミナセラミックペース１６は側
部をろう付けしたセラミックパッケージの本体を形成す
る。本体１３の側部には１５の箇所でピン１４がろう付
けされる。
本体１３内に配置されたキャビティ底部のメタライゼー
ション１７には半導体素子１６が固定される。キャビテ
ィ肩はワイヤポンド１９により半導体素子１６上のポン
ディングパッドと相互接続されるメタライゼーション１
８を備える。肩メタライゼーション１８は破線で示すよ
うに本体１３内を延び、ろう１５と接触する。かくして
ピン１４は本体１６内に埋設された金属線により半導体
素子１６に対して電気的に接続される。
本体１６はその内部にキャビティを包囲するメタライゼ
ーションリング２０を備える。ここで従来の側部ろう付
はセラミックパッケージを説明しておく。従来の手順で
はメタルプレートをメタライゼーションリング２０には
んだ付けしてノ・−メチツクシールされたパッケージが
完成されることになる。
本発明によれば第１図に示したようなセラミック蓋が本
体１６に対してはんだ付けされる。このためにはんだプ
リフォーム２１を第２図に示すように蓋１０と本体゛１
３との間に配置する。第６図は、はんだ付けした後のパ
ッケージの断面図を示す。はんだプリフォームが溶けて
はんだフィレット２２をつくりだしたところである。そ
の他のはんだを使用することができるが、プリフォーム
２１は２８０°Ｃ附近で溶ける金とすすの共晶合金によ
り製作することが望ましい。かかるはんだはパッケージ
が２００°Ｃ以上で動作することを可能にし、半導体素
子を損傷しない温度でシールすることになる。最後に、
かかるはんだは耐環境性で、もつと通常のはんだの多く
に有害な影響を及ぼすような雰囲気内でも腐食すること
はない。
第６図に示す如く、はんだはフィレット２２を形成し同
はんだはメタライゼーションが存在する場合に本体１３
と蓋１０の双方を湿潤させている。
はんだフィレットは、はんだ付は後に目で見ることがで
き、その外観は、はんだ付は作業を視覚検査する際に役
立つ。はんだフィレットは凹所部分内の蓋のメタライゼ
ーションに付着し良好なシールをつくる。本体１３と蓋
１０は共にセラミックにより構成されているため、それ
らは完成パッケージが温度サイクルを蒙ったときに共に
膨張し収縮する。そのため、かかるサイクル忙よっては
んだシールが応力を蒙ることはな（温度サイクルが繰返
される間に疲労の問題が生じることは全くない。かかる
セラミック蓋はすこぶる堅牢であることが判った。周知
の金属蓋はセラミックパッケージから［ポツプオフ（ｐ
ｏｐ　ｏｆｆ）ｊする虞れがあるが、セラミック蓋はそ
の虞れがない。シール済みのセラミック蓋を取外すには
破砕し、ばらばらにして取除くかしなければならないの
が普通である。
第４図はセラミック蓋が低コストで製作される方法を示
す。出発材料は高アルミナウェハ２３である。それは許
容差の必要条件が厳しくないため低コストである。例え
ば、４インチ（約１０２ｍｍ）角のウェハで厚さ約０．
０２５インチ（約０．６３５　ｍｍ）のものを使用する
ことができる。図のように一連の垂直方向と水平方向の
ソー切り溝をウェハ内に一部（約１／３〜１１５）延ば
し第５図（ウェハ２３の一部の断面図）に示すようなス
ロットをつくるように構成することができる。比較的幅
の広いソー刃を用いて切り溝２４をつくることができる
。例えば、５〜８ミル（約０．１２７〜０．２０３雇１
゜の深さに切り込む１０ミル（０，２５４ｍｍ）のソー
刃であればその切り溝２４は適当なものである。図面の
パターンでは０．４７２インチ（約１２朋）角の蓋が一
枚の４インチウェハから６４個つ（ることかできる。
図面の如くソー切り溝をつ（りだした後、メタライゼー
ション１２によりのこ切りした面を被覆する。多数のメ
タライゼーションを設計利用することができるが、シル
クスクリー；ングによりメタライゼーションペーストを
塗布することが望ましい。例えば、有機固着剤と溶剤（
例えばデーポン≠９７７０）内にパラジウムと銀の合金
粉末の懸濁させたものを溶剤（例えばデュポン≠９１８
０）を添加することにより希釈し、シルクスクリーニン
グに適した一貫性をもったペーストをつくりだすように
する。ペーストはウェハ上にシルクスクリーニングした
後、１５０°Ｃの温度で１０分間乾燥させる。必要とあ
らばウェハ上にかかる層をもう一部シルクスクリーニン
グして乾燥させる。
適当なペースト厚が達成されると、約８７０°Ｃ±５°
Ｃのピーク温度でウェハを約１０分間焼成する。
高温での焼成は約１時間持続し、その間残りの有機材料
は燃え切り、ガラスは溶けてガラス固着剤内に保持され
たパラジウム銀の粒子塊をつ（りだす。その結果得られ
る層１２は導電性で高アルミナセラミックに対してすこ
ぶる良好に接着する。
層はまた従来はんだにより容易に湿潤させることができ
る。
導電層１２がセラミックウェハ上に焼成された後、メタ
ル保持リング（図示せず）を有するニツコー（ＮｉＫｆ
（ｏ）テープをメタライジングされないウェハ面に付着
することによってウエノ・を個々の蓋にのこ切りできる
ようにする。この作業中、約６ミル（約０．０７７ｍｍ
）厚のノー薄刃を用いて第５図に破線で示すように２５
の部分でウェハ（および保持テープの一部）をのこぎり
する。最初のソー切り溝が所望の辺縁凹所をつ（りだす
ことが判る。後のソーイング後、保持テープを適当な化
学溶剤にて取除くとメタライジングされた一部のセラミ
ック蓋が残る。メタライジングはシルクスクリーニング
により塗布されるから、メタルをソーの切り溝領域にだ
け選択的に塗布する操作を使用することができる。さも
なげれば、メタライゼーションはウェハのソー切り溝を
完全に被覆する。
半導体素子実装作業においては第６図に示した工程を使
用して第２図と第６図の構造をつ（りだす。第２図のプ
リフォーム２１は約８０％の金と約２０％の錫を組成成
分とすることが望ましい。
ブロック２６内に示される如く、半導体素子１６は、は
んだ付けもしくは導電性接着剤の如き従来手段によりハ
ウジングキャビティ内に固定する。
その後、半導体素子ポンディングパッドをアルミもしく
は金のワイヤ１９もしくは銅スパイダ（図示せず）によ
り接着したテープ組成体により・・ウジング導体に接続
する。その後、ハウジングをジグ（同様に図示せず）内
に配置し、該ジグは蓋１０をブロック２７に従ってプリ
フォーム２１上の所定位置に加圧する。その後、ジグは
約５分間約６４０°Ｃのピーク温度を提供する炉内を通
過する。
この焼成作業中、第３図に２２で示すはんだシールが実
現されブロック２８内に示す効果をつ（りだす。最終的
なシールを視覚検査するとブロック２９に示す工程は完
了する。完成素子はブロック３０中に示すようにマーキ
ングされる。
以上、本発明と望ましい方法について詳述した。
当業者が以上の説明を読了すれば、代替的又は等価な実
施例も本発明の精神と目的の範囲内で明らかとなろう。
従って、本発明の範囲は特許請求の範囲によってのみ限
定されるものである。
【図面の簡単な説明】
第１図は本発明によるセラミック蓋部分破断斜視図、第
２図はシールする前の蓋つきセラミックパッケージの断
面図、第３図はシール後の蓋を所定位置に有するセラミ
ックパッケージの断面図、第４図は蓋を製作するさいに
使用されるセラミックウェハの上面図、 第５図はメタライゼーション後の第４図ウエノ・の断面
図、 第６図はパッケージ組立を示すブロック線図。 １０：蓋　　　　　１１：周縁部 １２：メタライゼーション　１６：セラミツク本体１４
：ピン　　　　１５：ろう １６：半導体素子　　　　１７，１８　：メタライゼー
ション１９　：ワ　イ　ヤ　　　　２０：メタライゼー
ションリング２１ニブリフオーム　　　２２：フイレッ
ト２６：ウェハ　　２４：切り溝 （外４名）

Claims (1)

  1. 【特許請求の範囲】 １、セラミック蓋がパッケージにはんだ付けされ最終的
    なハーメチックシールをつくるためのハーメチックセラ
    ミックパッケージ用クロージヤシールにおいて、上記蓋
    が平坦な第一の面と、凹所を備える周縁部を有する反対
    面と、を有する高アルミナセラミックのスラブと、 前記反対面上に配置され前記周縁部の凹所上に延びるメ
    タライゼーション層であつて、それにより上記蓋が上記
    パッケージにはんだ付けされたときはんだフィレットが
    つくられて上記凹所内へ延びることになるメラタイゼー
    ション層と、 を備えることを特徴とするクロージヤシール。 ２、上記蓋上に配置された上記メタライゼーション層の
    セラミック表面に対するはんだ付性と接着性を選択でき
    ることを特徴とする特許請求の範囲第１項に記載のクロ
    ージヤシール。 ３、上記メタライゼーション層がパラジウムと銀の合金
    を含むことを特徴とする特許請求の範囲第２項に記載の
    クロージヤシール。 ４、上記メタライゼーション層が上記蓋の反対面を完全
    に覆うことを特徴とする特許請求の範囲第１項に記載の
    クロージヤシール。 ５、上記メタライゼーション層が上記凹所に直かに隣接
    した上記蓋の反対面部分を覆うことを特徴とする特許請
    求の範囲第１項に記載のクロージヤシール。 ６、クロージヤシールをハーメチックセラミックパッケ
    ージ内に形成する際に使用されるセラミック蓋を製作す
    るための方法において、平坦な反対面を有するセラミッ
    クスラブから開始するステップと、上記スラブ内をごく
    一部延びる上記スラブの第一面内に、全体として所定幅
    を有する一連の凹所を複数のセラミック蓋構造の輪郭を
    描くように形成するステップと、上記凹所がその内部に
    形成された後に上記第一面に対してメタライゼーション
    層を塗布して上記凹所をメタライジングするステップと
    、上記ウェハを上記凹所の枠内側で別々に切断しかくし
    てつくられた周縁部凹所内にメタライゼーションを有す
    る複数の独立の蓋を形成するステップと、 を備えることを特徴とする方法。 ７、メタライゼーション層を塗布して上記凹所をメタラ
    イジングする上記ステップが、金属粒子とガラス粉と固
    着剤と溶剤からなるペーストを形成するステップと、 上記ペーストを上記ウェハ上にシルクスクリーニングし
    、上記ウェハを焼成して上記溶剤と固着剤を駆逐しガラ
    ス構造内にセラミックに付着する金属粒子のマトリクス
    を残すステップと、 を備えることを特徴とする特許請求の範囲第６項に記載
    の方法。 ８、上記シルクスクリーニングにより上記ペーストを塗
    布し上記セラミックスラブの第１面を完全に覆うことを
    特徴とする特許請求の範囲第７項に記載の方法。 ９、上記シルクスクリーニングが上記凹所と、直ぐ隣接
    した面部分に対して行われることを特徴とする特許請求
    の範囲第７項に記載の方法。 １０、上記形成ステップがソーイングにより行われるこ
    とを特徴とする特許請求の範囲第６項に記載の方法。 １１、上記切断ステップが上記形成ステップにおいて使
    用されるソー刃に比して薄いソー刃を使用するソーイン
    グにより行われることを特徴とする特許請求の範囲第１
    ０項に記載の方法。 １２、電子装置を格納するためにその一面に凹所を備え
    た高アルミナセラミック本体から成るハーメチックセラ
    ミックパッケージ内にクロージヤシールを形成する方法
    であつて、上記凹所が上記面上に形成されたメタリゼー
    ションリングにより包囲される方法において、 その一面内に周縁部凹所を有する高アルミナセラミック
    キャップを形成するステップと、上記キャップ面上にメ
    タライゼーション層を形成して上記凹所を該メタライゼ
    ーションにより被覆するステップと、 上記メタライゼーションリングと整列するようにはんだ
    プリフオームをセラミック本体に付着するステップと、 上記蓋を上記はんだプリフオーム上に配置して上記蓋上
    の上記メタライゼーションが上記はんだプリフオームに
    接触するステップと、 上記本体を上記はんだプリフオームと上記蓋と共に所定
    位置に焼成して上記はんだが溶けて上記蓋を上記本体に
    固定してハーメチックシールを完成するステップと、 を備えることを特徴とする方法。 １３、上記メタライゼーションがガラスマトリクス内の
    金属粒子から成り、上記はんだが上記電子装置と両立す
    る温度で溶ける合金より成ることを特徴とする特許請求
    の範囲第１２項に記載の方法。 １４、上記電子装置がシリコン集積回路であつて、上記
    メタライゼーションがパラジウムと銀の合金粒子より成
    り、上記はんだ合金が金と錫とを組成成分とすることを
    特徴とする特許請求の範囲第１３項に記載の方法。
JP62237067A 1987-03-17 1987-09-21 セラミック蓋ハーメチックシールパッケージ及びその製造方法 Pending JPS63237449A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26912 1987-03-17
US07/026,912 US4769272A (en) 1987-03-17 1987-03-17 Ceramic lid hermetic seal package structure

Publications (1)

Publication Number Publication Date
JPS63237449A true JPS63237449A (ja) 1988-10-03

Family

ID=21834505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62237067A Pending JPS63237449A (ja) 1987-03-17 1987-09-21 セラミック蓋ハーメチックシールパッケージ及びその製造方法

Country Status (4)

Country Link
US (1) US4769272A (ja)
JP (1) JPS63237449A (ja)
DE (1) DE3733304A1 (ja)
GB (1) GB2202479B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008518790A (ja) * 2004-11-04 2008-06-05 マイクロチップス・インコーポレーテッド 冷間圧接封止法および装置
JP2015018872A (ja) * 2013-07-09 2015-01-29 日機装株式会社 窓部材、半導体モジュールおよび窓部材の製造方法

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177595A (en) * 1990-10-29 1993-01-05 Hewlett-Packard Company Microchip with electrical element in sealed cavity
EP0582694B1 (en) * 1992-01-27 1998-05-20 Harris Corporation Semiconductor device with a semiconductor substrate and a ceramic plate as lid
US5828126A (en) * 1992-06-17 1998-10-27 Vlsi Technology, Inc. Chip on board package with top and bottom terminals
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US5491361A (en) * 1994-10-14 1996-02-13 The Aerospace Corporation Hydrogen out venting electronic package
US5834840A (en) * 1995-05-25 1998-11-10 Massachusetts Institute Of Technology Net-shape ceramic processing for electronic devices and packages
US5801073A (en) * 1995-05-25 1998-09-01 Charles Stark Draper Laboratory Net-shape ceramic processing for electronic devices and packages
US6091146A (en) 1997-12-09 2000-07-18 Trw Inc. Ceramic lid for large multi-chip modules
US6060342A (en) * 1998-04-06 2000-05-09 P-Com, Incorporated Circuit packaging for millimeter-wave components
US6062461A (en) * 1998-06-03 2000-05-16 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder
US6090687A (en) * 1998-07-29 2000-07-18 Agilent Technolgies, Inc. System and method for bonding and sealing microfabricated wafers to form a single structure having a vacuum chamber therein
JP2001176999A (ja) * 2000-11-27 2001-06-29 Tanaka Kikinzoku Kogyo Kk 電子部品の気密封止方法
US6669802B2 (en) * 2000-12-21 2003-12-30 Spenco Composite riser
US7275292B2 (en) * 2003-03-07 2007-10-02 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Method for fabricating an acoustical resonator on a substrate
DE10333841B4 (de) * 2003-07-24 2007-05-10 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
US6774327B1 (en) * 2003-09-24 2004-08-10 Agilent Technologies, Inc. Hermetic seals for electronic components
US7294919B2 (en) * 2003-11-26 2007-11-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Device having a complaint element pressed between substrates
US7615833B2 (en) * 2004-07-13 2009-11-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator package and method of fabricating same
US7388454B2 (en) 2004-10-01 2008-06-17 Avago Technologies Wireless Ip Pte Ltd Acoustic resonator performance enhancement using alternating frame structure
US8981876B2 (en) 2004-11-15 2015-03-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Piezoelectric resonator structures and electrical filters having frame elements
US7202560B2 (en) 2004-12-15 2007-04-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Wafer bonding of micro-electro mechanical systems to active circuitry
US7791434B2 (en) 2004-12-22 2010-09-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator performance enhancement using selective metal etch and having a trench in the piezoelectric
US7369013B2 (en) 2005-04-06 2008-05-06 Avago Technologies Wireless Ip Pte Ltd Acoustic resonator performance enhancement using filled recessed region
US7737807B2 (en) * 2005-10-18 2010-06-15 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating series-connected decoupled stacked bulk acoustic resonators
US20070164426A1 (en) * 2006-01-18 2007-07-19 International Business Machines Corporation Apparatus and method for integrated circuit cooling during testing and image based analysis
US20070210748A1 (en) * 2006-03-09 2007-09-13 Mark Unkrich Power supply and electronic device having integrated power supply
US7746677B2 (en) * 2006-03-09 2010-06-29 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. AC-DC converter circuit and power supply
US7479685B2 (en) 2006-03-10 2009-01-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Electronic device on substrate with cavity and mitigated parasitic leakage path
JP4273156B2 (ja) * 2007-01-25 2009-06-03 昭和オプトロニクス株式会社 赤外線検知器の製造方法
US8505804B2 (en) * 2007-03-22 2013-08-13 Tanaka Kikinzoku Kogyo K.K. Metal paste for sealing, hermetic sealing method for piezoelectric element, and piezoelectric device
US7732977B2 (en) 2008-04-30 2010-06-08 Avago Technologies Wireless Ip (Singapore) Transceiver circuit for film bulk acoustic resonator (FBAR) transducers
US7855618B2 (en) 2008-04-30 2010-12-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator electrical impedance transformers
TW201034129A (en) * 2009-03-11 2010-09-16 High Conduction Scient Co Ltd Frame-type copper- clad ceramic substrate and the manufacturing method thereof
US8902023B2 (en) 2009-06-24 2014-12-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator structure having an electrode with a cantilevered portion
US8248185B2 (en) 2009-06-24 2012-08-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator structure comprising a bridge
US8193877B2 (en) 2009-11-30 2012-06-05 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Duplexer with negative phase shifting circuit
US9243316B2 (en) 2010-01-22 2016-01-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of fabricating piezoelectric material with selected c-axis orientation
US8796904B2 (en) 2011-10-31 2014-08-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising piezoelectric layer and inverse piezoelectric layer
US8962443B2 (en) 2011-01-31 2015-02-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor device having an airbridge and method of fabricating the same
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
US9154112B2 (en) 2011-02-28 2015-10-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge
US9083302B2 (en) 2011-02-28 2015-07-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator comprising a bridge and an acoustic reflector along a perimeter of the resonator
US9203374B2 (en) 2011-02-28 2015-12-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator comprising a bridge
US9048812B2 (en) 2011-02-28 2015-06-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator comprising bridge formed within piezoelectric layer
US9148117B2 (en) 2011-02-28 2015-09-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge and frame elements
US9136818B2 (en) 2011-02-28 2015-09-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked acoustic resonator comprising a bridge
US8575820B2 (en) 2011-03-29 2013-11-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
US8350445B1 (en) 2011-06-16 2013-01-08 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising non-piezoelectric layer and bridge
US8922302B2 (en) 2011-08-24 2014-12-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator formed on a pedestal
US20130167482A1 (en) * 2011-09-08 2013-07-04 Advanced Numicro Systems, Inc. Vacuum sealing process of a mems package
TWM440524U (en) * 2012-02-21 2012-11-01 Domintech Co Ltd Semiconductor package with a base
JP6167494B2 (ja) * 2012-09-26 2017-07-26 セイコーエプソン株式会社 電子デバイス用容器の製造方法、電子デバイスの製造方法、電子デバイス、電子機器及び移動体機器
JP6499886B2 (ja) * 2015-03-11 2019-04-10 田中貴金属工業株式会社 電子部品封止用キャップ
US10014189B2 (en) * 2015-06-02 2018-07-03 Ngk Spark Plug Co., Ltd. Ceramic package with brazing material near seal member
DE102021116237A1 (de) 2021-06-23 2022-12-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB463679A (en) * 1935-05-24 1937-04-05 Porzellanfabrik Kahla Improvements in and relating to electric condensers
US3153839A (en) * 1962-01-11 1964-10-27 Rauland Corp Method of forming vacuum seals
US4352449A (en) * 1979-12-26 1982-10-05 Bell Telephone Laboratories, Incorporated Fabrication of circuit packages
US4400870A (en) * 1980-10-06 1983-08-30 Texas Instruments Incorporated Method of hermetically encapsulating a semiconductor device by laser irradiation
JPS61204953A (ja) * 1985-03-08 1986-09-11 Sumitomo Metal Mining Co Ltd ハ−メチツクシ−ルカバ−及びその製造方法
DE3543616A1 (de) * 1985-12-06 1987-06-11 Juergen Manthei Brennkraftmaschine mit drehhubkolben

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008518790A (ja) * 2004-11-04 2008-06-05 マイクロチップス・インコーポレーテッド 冷間圧接封止法および装置
JP2015018872A (ja) * 2013-07-09 2015-01-29 日機装株式会社 窓部材、半導体モジュールおよび窓部材の製造方法

Also Published As

Publication number Publication date
GB2202479A (en) 1988-09-28
US4769272A (en) 1988-09-06
DE3733304A1 (de) 1988-10-06
GB8717887D0 (en) 1987-09-03
GB2202479B (en) 1991-01-02

Similar Documents

Publication Publication Date Title
JPS63237449A (ja) セラミック蓋ハーメチックシールパッケージ及びその製造方法
US4833102A (en) Process of making a ceramic lid for use in a hermetic seal package
US4857988A (en) Leadless ceramic chip carrier
JP5537119B2 (ja) 蓋体並びに蓋体の製造方法および電子装置の製造方法
JP2000223606A (ja) 電子部品装置
JP3764669B2 (ja) ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法
JPH09232462A (ja) 半導体素子収納用パッケージの製造方法
KR100659534B1 (ko) 반도체 장치를 밀폐형으로 밀봉하는 밀봉 링과 그것을사용한 반도체 장치의 제조 방법
JP2003017604A (ja) 半導体素子収納用パッケージおよび半導体装置
GB2232109A (en) Fabricating ceramic lids.
JP3850313B2 (ja) 半導体装置
JP4355097B2 (ja) 配線基板の製造方法
JP3318453B2 (ja) 電子部品収納用パッケージ
JPH08316352A (ja) 半導体素子収納用パッケージ
JP3020783B2 (ja) 半導体素子収納用パッケージ
JP2710893B2 (ja) リード付き電子部品
JP6791743B2 (ja) 蓋体、電子部品収納用パッケージおよび電子装置
JP2543149Y2 (ja) 半導体素子収納用パッケージ
JP3426741B2 (ja) 半導体素子収納用パッケージ
JP2724083B2 (ja) 半導体素子収納用パッケージ
JP2750256B2 (ja) 半導体素子収納用パッケージ
JP2543236Y2 (ja) 半導体素子収納用パッケージ
JP2543153Y2 (ja) 半導体素子収納用パッケージ
JP2750255B2 (ja) 電子部品収納用パッケージ
JPH05144966A (ja) 半導体素子収納用パツケージ