JPS63228189A - アクテイブマトリツクス型表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 本発明はスキャンバスラインとデータバスラインを別々
の２枚の対向する基板に設け、画素毎に設けられたスイ
ッチング素子は行方向にその制御端子をスキャンバスラ
インに接続し、その第１の出力端子は隣接するスキャン
バスラインに接続されるアクティブマトリックス型液晶
ディスプレイにおいて、第２の出力端子を行方向に接続
するバスラインをスキャンバスラインと重なる様に形成
し、パネル外縁部で両者を電気的に接続することによっ
て、簡略なプロセスにより、アクティブマトリックス回
路を形成し、さらにバスライン抵抗による表示ムラや表
示不良の発生を防止出来る構造としたものである。

〔産業上の利用分野〕

本発明はアクティブマトリックス型表示装置、特にその
バスライン電極の構成に関する。

アクティブマトリックス型表示装置は液晶と組合せるこ
とにより、陰極線管（ＣＲＴ）並みのカラー表示が得ら
れ、薄形のフラットディスプレイとして用途を拡げつつ
ある。しかし、画素毎にスイッチング素子を設ける構造
のため製造プロセスが複雑で、歩留を上げることも容易
ではない。このため、簡略なプロセスで高い歩留が得ら
れる構成のアクティブマトリックス装置が望まれていた
。

〔従来の技術および発明が解決しようとする問題点〕

アクティブマトリックス形表示装置のプロセスの簡略化
や高歩留化のための方法はこれまでも行なわれてきた。

第６図は２枚のマスクプロセスで薄膜トランジスタとバ
スラインを形成する方法を模式的に表わすものである。

同図中、１はガラス基板、２は透明電極、３はリンをド
ープしたｎ＋形アモルファスシリコン（ｎ　＋形ａ−３
ｔ）コンタクト層、４はａ−３ｔからなる動作半導体層
、５は５ｉｓＮ４ゲート絶縁膜、６はゲート電極であり
、またＳはソース部、Ｄはドレイン部、ＤＢはドレイン
バス（データバスライン）、ＧＢ（すなわち６）はゲー
トバスライン（スキャンバスライン）、ＩＥは画素電極
を表わす。この装置の製法では、まず透明電極２、ｎ゛
形の一３ｔ層３をバターニングしてソース（画素電極Ｉ
Ｅを含む）Ｓ、ドレインＤ１　ドレインバスＤＢのパタ
ーンを形成後、次いでｎ＋形ａ−３ｉ層３、ａ−３ｉ層
４、ゲート絶縁膜５およびゲート電極層６をパターニン
グしてゲートバスラインＧＢのパターンを形成する。

このようなアクティブマトリックス形表示装置に於いて
は、ゲートバスライン（スキャンバスライン）とドレイ
ンバスライン（データバスライン）とが同一のガラス基
板上に直交して形成されるものであるから、その交差部
分の絶縁不良が問題となる。更に、交差部分では段差が
生じるので、バスラインの断線或いは抵抗値の増大の問
題がある。

そこで、データバスラインをゲートバスライン（スキャ
ンバスライン）および薄膜トランジスタを形成する基板
の対向電極に設けることによって基板上にクロスオーバ
ー構造を持たず、しかもゲートバスラインとドレインバ
スラインを２重に重ねて１つのバスラインとすることに
よって短絡欠陥と断線欠陥の両者を低減する方式を先に
提案した（特願昭６０−２７４０１１号明細書）、第７
図はこのような装置の斜視図、第８図は薄膜トランジス
タを含む基板上の回路の等価回路を表わす。１０はデー
タバスライン、１１は画素電極、１２は薄膜トランジス
タ、１３はゲートバスライン（スキャンバスライン）、
１４はドレインバスライン、１５はパネル端子部であり
、ドレインバスライン１４は隣接するゲートバスライン
と２重に重ねられかつ電気的に接続１６されている。

しかし、このような方式は、バスラインを２重化するた
めに、アクティブマトリックス部のゲート絶縁膜に接続
孔を設けることが必要であり、このため製造時のマスク
は最低でも３枚必要となる。

従って、高歩留が得られるアクティブマトリックス方式
とマスク２枚で薄膜トランジスタが形成できる簡略化プ
ロセスの両立は困難であった。

〔問題点を解決する手段および作用〕

本発明は、上記の問題点を解決するために、第１の基板
上に画素毎に設けられたスイッチング素子と、スイッチ
ング素子の制御端子を行方向に接続したスキャンバスラ
インと、スイッチング素子の第１の出力端子に接続され
た画素電極とを有し、第２の基板には列方向に走るデー
タバスラインが形成されており、このデータバスライン
と第１の基板上の画素電極とによりそれぞれの画素を構
成するようにしたアクティブマトリックス型表示装置に
おいて、スイッチング素子の第２の出力端子を行方向に
接続する付加的バスラインを、スイッチング素子の制御
端子を行方向に接続した隣接のスキャンバスラインと絶
縁膜を介して重なるように形成し、付加的バスラインと
隣接のスキャンバスラインとを表示パネル外縁部で電気
的に接続したことを特徴とするアクティブマトリックス
型表示装置を提供する。

第１図は、本発明の原理図である。ｎ番目のスキャンバ
スライン２１にｎ行目のスイッチング素子２２の制御電
極が接続され、ｎ行目のスイッチング素子２２の第１の
出力端子は隣接するｎ＋１番目のスキャンバスライン２
３上に絶縁膜を挟んで重ねて形成されたドレインバスラ
イン２４に接続されている。そして図の様にスキャンバ
スライン２３と、ドレインバスライン２４は両端のパネ
ル端子部２５で接続されており、又、両者の間には分布
容量２６が存在する。同図中２０は画素電極である。

スキャンバスラインとドレインバスラインはパネルの両
端で接続されているために一方が１箇所で断線していて
も電気的接続は保たれる。また、一方の電極層が高抵抗
で単独では容量負荷のために立上り時の波形がなまる様
な場合でも、容量結合したもう一方のバスラインからの
電流供給のため、波形のなまりが抑えられ、歪みの少な
い駆動波形が各スイッチング素子に印加できる。

第２図および第３図に実施例のアクティブマトリックス
部の構造を示す。第３図は第２図の線■−ＩＩ！で切っ
た断面を示す。このアクティブマトリックス部を製作す
るプロセスは第６図に関連して説明した２枚のマスクを
使用する簡略なプロセスである。すなわち、ガラス基板
３１上に、透明電極３２とオーミックコンタクト用のｎ
″″″形ａｉ膜３３の積層膜をバターニングしてドレイ
ン電極Ｄ、ドレインバスラインＤＢ、ソース電極Ｓおよ
び画素電極部ＩＥを形成した後、ａ−３ｔ膜３４．５ｉ
Ｊ４膜３５およびアルミニウム電極膜３６を積層しバタ
ーニングしてゲート電極ＧおよびスキャンバスラインＳ
Ｂを形成する。第２図の斜線部は、第３図にも示される
如く、ドレインバスラインＤＢとスキャンバスラインＳ
Ｂが５ｔ３Ｎ＜膜３５、ａ−３ｔ膜３４を挟んで積層さ
れた構造となっており、両者の間には分布容量が形成さ
れている。

これらの図中、３７は画素電極、３８は薄膜トランジス
タ、３９は２重バスライン部である。

第４図および第５図にドレインバスラインＤＢとスキャ
ンバスラインＳＢをパネル端子部で接続する実施例を示
す。第５図は第４図の線Ｖ−Ｖで切った断面を示す。図
示の如く、パネル端子部においてドレインバスラインの
端子パターン４１とスキャンバスラインの端子パターン
４２を分岐させて露出させておくことによって、これら
を端末接続用のフレキシブルケーブルの電極４３で接続
するものである。この様にパネルプロセス作成後に両バ
スラインを接続することにより薄膜トランジスタ特性測
定やエージングの際に両バスラインに独立の電圧を印加
できるというメリットもある。

この実施例では、フレキシブルケーブルによる接続を用
いているが、他のインターコネクター、ソルダリング、
ボンディング等の実装法を用いることもでき、ＩＣチッ
プを搭載するいわゆるチップオングラス法（ＣＯＯ法）
も適用できる。

また、プロセス中に接続する方法として、絶縁膜の形成
時にパネル端子部をマスキングしておき、パネル端子部
でスキャンバス電極とドレインバス電極が直接型なる様
にすることも可能である。

〔発明の効果〕

本発明によれば、簡略なプロセスを用い、高い製造歩留
でアクティブマトリックス形表示装置が製造でき、低コ
スト化に大きな効果がある。

【図面の簡単な説明】

第１図は本発明の原理を示す模式図、第２図は本発明の
実施例のアクティブマトリックス部の平面図、第３図は
第２図の線ＩＩＩ−ＩＩＩで切った断面図、第４図は本
発明の実施例のパネル端子部の平面図、第５図は第４図
の線Ｖ−Ｖで切った断面図、第６図は従来の簡略プロセ
スによるアクティブマトリックス部の製造を説明する断
面図、第７図および第８図は本出願人によって先に提案
されたアクティブマトリックス型表示装置の模式図であ
る。 ２０・・・画素電極、 ２１・・・ｎ番目のスキャンバスライン、２２・・・ス
イッチング素子、 ２３・・・ｎ＋１番目のスキャンバスライン、２４・・
・ドレインバスライン、 ２５・・・パネル端子部、　　２６・・・分布容量、３
１・・・ガラス基板、　　　　３２・・・透明電極、３
３　・・・ｎ＋形ａ−８ｉ膜、 ３４・−ａ−３ｔ膜、　　　３５　”’５ｔＪ４膜、３
６・・・アルミニウム電極、 ３７・・・画素電極、 ３８・・・薄膜トランジスタ、 ３９・・・２重バスライン、 ４１・・・ドレインバスラインの端子パターン、４２・
・・スキャンバスラインの端子パターン、４３・・・端
子接続用電極。

Claims (1)

1. 【特許請求の範囲】 １、第１の基板上に画素毎に設けられたスイッチング素
   子と、当該スイッチング素子の制御端子を行方向に接続
   したスキャンバスラインと、当該スイッチング素子の第
   １の出力端子に接続された画素電極とを有し、第２の基
   板には列方向に走るデータバスラインが形成されており
   、このデータバスラインと第１の基板上の画素電極とに
   よりそれぞれの画素を構成するようにしたアクティブマ
   トリックス型表示装置において、 上記スイッチング素子の第２の出力端子を行方向に接続
   する付加的バスラインを、スイッチング素子の制御端子
   を行方向に接続した隣接のスキャンバスラインと絶縁膜
   を介して重なるように形成し、当該付加的バスラインと
   当該隣接のスキャンバスラインとを表示パネル外縁部で
   電気的に接続したことを特徴とするアクティブマトリッ
   クス型表示装置。