JPS63227262A - 信号検出回路 - Google Patents
信号検出回路Info
- Publication number
- JPS63227262A JPS63227262A JP62061566A JP6156687A JPS63227262A JP S63227262 A JPS63227262 A JP S63227262A JP 62061566 A JP62061566 A JP 62061566A JP 6156687 A JP6156687 A JP 6156687A JP S63227262 A JPS63227262 A JP S63227262A
- Authority
- JP
- Japan
- Prior art keywords
- binary
- descrambler
- signal
- remote digital
- loopback test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 11
- 238000012360 testing method Methods 0.000 claims abstract description 32
- 238000012544 monitoring process Methods 0.000 abstract description 5
- 230000005540 biological transmission Effects 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 1
- 238000013142 basic testing Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、データ伝送システムにおける変復調端末装置
（以下、モデム装置と称す）間のリモートディジタルル
ープバックテスト開始信号検出回路に関するものである
。
（以下、モデム装置と称す）間のリモートディジタルル
ープバックテスト開始信号検出回路に関するものである
。
従来の技術
以下にモデム装置の試験ループについて説明する。
第５図において５０はデータ端末装置（ＤＴＥと称す）
（Ａ）、５１はデータ回線終端装置（ＤＣＥと称す”）
（Ａ）、５２はＤＣＥ （Ａ）５１と対向するＤＣＥ（
Ｂ）、５３はＤＴＥ（Ａ）５０と対向するＤＴＥ （Ｂ
）である。１〜３は試験ループ番号である。ループ１は
ＤＴＥ （Ａ）５０の内部のできる限りインターフェー
スに近いところで設定され、ＤＴＥ （Ａ）５０自身の
送信信号を戻すことにより、ＤＴＥ （Ａ）５０の動作
の基本的試験を行う時に使用される。これは、ディジタ
ルループバックテストと言われている。
（Ａ）、５１はデータ回線終端装置（ＤＣＥと称す”）
（Ａ）、５２はＤＣＥ （Ａ）５１と対向するＤＣＥ（
Ｂ）、５３はＤＴＥ（Ａ）５０と対向するＤＴＥ （Ｂ
）である。１〜３は試験ループ番号である。ループ１は
ＤＴＥ （Ａ）５０の内部のできる限りインターフェー
スに近いところで設定され、ＤＴＥ （Ａ）５０自身の
送信信号を戻すことにより、ＤＴＥ （Ａ）５０の動作
の基本的試験を行う時に使用される。これは、ディジタ
ルループバックテストと言われている。
ループ３は、ＤＣＥ （Ａ）５１の動作をチェックする
ために、できるだけ線路に近いところでアナログモード
で設定されるローカルループである。
ために、できるだけ線路に近いところでアナログモード
で設定されるローカルループである。
アナログループバックテストと言われている。ループ２
はＤＴＥ （Ａ）５０とＤＣＥ （Ａ）５１とでなるス
テーションＡが、線路やＤＣＥ （Ｂ）５２のチェック
をできるように設定される。これをリモートディジタル
ループバックテストと言う。
はＤＴＥ （Ａ）５０とＤＣＥ （Ａ）５１とでなるス
テーションＡが、線路やＤＣＥ （Ｂ）５２のチェック
をできるように設定される。これをリモートディジタル
ループバックテストと言う。
次に、前記リモートディジタルループバックテストの起
動について述べる。
動について述べる。
送信側をモデム装置＝Ａ、受信側をモデム装置＝Ｂとす
る。各モデム装置は、第５図においてＤＣＥに相当する
。モデム装置Ａが、リモートディジタルループバックテ
ストを行うべく指示された場合は、モデム装置＝Ａは、
スクランブルされぬ「１」からなる１５１〜２３１ ｍ
ｓの開始信号を送信する。モデム装置＝Ｂは、この開
始信号を検出した後、モデム装置＝Ａに対して、２進「
１」と「Ｏ」との繰り返しく反転）符号をスクランブル
して、２４００ ｂｉｔ／ｓ （または１２００ｂｉｔ
／ｓ 、または６００ ｂｉｔ／ｓ ）で送信する。モ
デム装置＝Ａは、２３１〜３０８ ｍ ｓのスクランブ
ルされた反転信号を検出した時点で、開始信号の送信を
停止し、その後、２４００ｂｉｔ／ｓ （または１２
００ｂｉｔ／ｓ 、または６００ｂｉｔ／ｓ ）でスク
ランブルされた２進「１」を送信する。モデム装置＝Ｂ
は、開始信号の停止を検出し、モデム装置＝Ｂ内部で、
リモートディジタルループを設定する。モデム装置＝Ａ
は、２３１〜３０８ｍ５のスクランブルされた２進「１
」を受信した時点で、ＤＴＥ （Ａ）に対して、テスト
メツセージの送信を開始してもよい旨知らせる。
る。各モデム装置は、第５図においてＤＣＥに相当する
。モデム装置Ａが、リモートディジタルループバックテ
ストを行うべく指示された場合は、モデム装置＝Ａは、
スクランブルされぬ「１」からなる１５１〜２３１ ｍ
ｓの開始信号を送信する。モデム装置＝Ｂは、この開
始信号を検出した後、モデム装置＝Ａに対して、２進「
１」と「Ｏ」との繰り返しく反転）符号をスクランブル
して、２４００ ｂｉｔ／ｓ （または１２００ｂｉｔ
／ｓ 、または６００ ｂｉｔ／ｓ ）で送信する。モ
デム装置＝Ａは、２３１〜３０８ ｍ ｓのスクランブ
ルされた反転信号を検出した時点で、開始信号の送信を
停止し、その後、２４００ｂｉｔ／ｓ （または１２
００ｂｉｔ／ｓ 、または６００ｂｉｔ／ｓ ）でスク
ランブルされた２進「１」を送信する。モデム装置＝Ｂ
は、開始信号の停止を検出し、モデム装置＝Ｂ内部で、
リモートディジタルループを設定する。モデム装置＝Ａ
は、２３１〜３０８ｍ５のスクランブルされた２進「１
」を受信した時点で、ＤＴＥ （Ａ）に対して、テスト
メツセージの送信を開始してもよい旨知らせる。
次に従来の前記モデム装置＝Ｂにおける前記リモートデ
ィジタルループバックテストの開始信号の検出について
説明する。
ィジタルループバックテストの開始信号の検出について
説明する。
第６図は、従来のモデム装置＝Ｂ内部の復調部のリモー
トディジタルループバックテスト開始信号検出回路のブ
ロック図である。１０はアナログ変調信号をディジタル
信号に変換する復調器、２０は生成多項式１＋Ｘ−７＋
Ｘ−口でスクランブルされたデータを元に戻すディスク
ランプラ、３０は同期信号を非同期信号への変換器、４
０はモデム装置＝Ｂの制御回路部、５０はＤＴＥ、１１
は復調器１０とディスクランプラ２０との間のデータ伝
送路、１５は伝送路１１の信号を制御回路部４０へ入力
する伝送路、３１は同期非同期変換回路３０と制御回路
４０との間の伝送路、４５は制御回路４０とＤＴＥ５０
との間の伝送路である。
トディジタルループバックテスト開始信号検出回路のブ
ロック図である。１０はアナログ変調信号をディジタル
信号に変換する復調器、２０は生成多項式１＋Ｘ−７＋
Ｘ−口でスクランブルされたデータを元に戻すディスク
ランプラ、３０は同期信号を非同期信号への変換器、４
０はモデム装置＝Ｂの制御回路部、５０はＤＴＥ、１１
は復調器１０とディスクランプラ２０との間のデータ伝
送路、１５は伝送路１１の信号を制御回路部４０へ入力
する伝送路、３１は同期非同期変換回路３０と制御回路
４０との間の伝送路、４５は制御回路４０とＤＴＥ５０
との間の伝送路である。
以上のように構成されたリモートディジタルループバッ
クテスト開始信号検出回路の動作について説明する。
クテスト開始信号検出回路の動作について説明する。
まず、アナログ変調信号は復調器１０によりディジタル
信号に変換され、ディスクランプラ２０で、元のデータ
列に変換（復調）される。
信号に変換され、ディスクランプラ２０で、元のデータ
列に変換（復調）される。
ＤＴＥとモデム装置間のデータ伝送が非同期式である場
合は、同期非同期変換回路３０により前記ディスクラン
プラ２０から出力される同期式データ列は非同期式に変
換されて、制御回路部４０を通りＤＴＥ５０へ送出され
る。一方、ＤＴＥとモデム装置間のデータ伝送が同期式
である場合は、前記ディスクランプラ２０から出力され
る同期式データ列は、前記同期非同期変換回路３０にお
いて同期非同期変換されず、そのまま、制御回路部４０
を通り、前記ＤＴＥ５０へ送出される。制御回路部４０
は、ＤＴＥ５０との間で、データ、コマンド、メツセー
ジなどの授受を伝送路４１を通して行ったりする。リモ
ートディジタルループバックテスト開始信号の検出は、
前記ディスクランプラ２０の入力である伝送路１１の信
号を、制御回路部４０へ伝送路１１により入力し、その
２進「１」の期間をカウントする。前記開始信号であれ
ば制御回路部４０において、リモートディジタルループ
バックテスト起動についての手続きを実行する。
合は、同期非同期変換回路３０により前記ディスクラン
プラ２０から出力される同期式データ列は非同期式に変
換されて、制御回路部４０を通りＤＴＥ５０へ送出され
る。一方、ＤＴＥとモデム装置間のデータ伝送が同期式
である場合は、前記ディスクランプラ２０から出力され
る同期式データ列は、前記同期非同期変換回路３０にお
いて同期非同期変換されず、そのまま、制御回路部４０
を通り、前記ＤＴＥ５０へ送出される。制御回路部４０
は、ＤＴＥ５０との間で、データ、コマンド、メツセー
ジなどの授受を伝送路４１を通して行ったりする。リモ
ートディジタルループバックテスト開始信号の検出は、
前記ディスクランプラ２０の入力である伝送路１１の信
号を、制御回路部４０へ伝送路１１により入力し、その
２進「１」の期間をカウントする。前記開始信号であれ
ば制御回路部４０において、リモートディジタルループ
バックテスト起動についての手続きを実行する。
発明が解決しようとする問題点
しかしながら、このような従来の回路構成では、制御回
路部４０が伝送路１１のディスクランプラ２０の入力信
号および伝送路３１の同期非同期変換回路３０の出力信
号を常に監視しておく必要があり、リモートディジタル
ループバックテスト開始信号の検出のために専用信号線
１５が必要なこと、および同時に複数信号線を監視する
という制御回路部４０の負担が増すという問題点を有し
ていた。
路部４０が伝送路１１のディスクランプラ２０の入力信
号および伝送路３１の同期非同期変換回路３０の出力信
号を常に監視しておく必要があり、リモートディジタル
ループバックテスト開始信号の検出のために専用信号線
１５が必要なこと、および同時に複数信号線を監視する
という制御回路部４０の負担が増すという問題点を有し
ていた。
本発明は、かかる点に鑑みてなされたもので、簡単な構
成でリモートディジタルループバックテスト開始信号を
検出できる回路を提供することを目的としている。
成でリモートディジタルループバックテスト開始信号を
検出できる回路を提供することを目的としている。
問題点を解決するための手段
本発明は、上記問題点を解決するため、ディスクランプ
ラの入力信号（伝送路の信号）のみを制御回路部へ入力
し、リモートディジタルループバックテスト開始信号を
検出する構成を有している。
ラの入力信号（伝送路の信号）のみを制御回路部へ入力
し、リモートディジタルループバックテスト開始信号を
検出する構成を有している。
作用
本発明は、前記した回路構成により、伝送路の信号を制
御回路部へ入力する専用信号線を不要とすることができ
、制御回路部の負担は軽減できる。
御回路部へ入力する専用信号線を不要とすることができ
、制御回路部の負担は軽減できる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は、本発明の一実施例におけるモデム装置のリモ
ートディジタルループバックテスト開始信号検出回路の
ブロック図である。１０は復調器、２０はディスクラン
プラ、３０は同期非同期変換回路、４０は制御回路部、
５０はＤＴＥで、これらは従来例の構成と同じものであ
る。４１は同期非同期変換回路の出力３１の信号を監視
し、リモートディジタルループバックテスト開始信号を
検出するカウンタ、４２はＤＴＥ５０とデータ、コマン
ド、メツセージを授受するプロトコル変換部である。４
５は制御回路部４０とＤＴＥ５０との間の伝送路である
。
ートディジタルループバックテスト開始信号検出回路の
ブロック図である。１０は復調器、２０はディスクラン
プラ、３０は同期非同期変換回路、４０は制御回路部、
５０はＤＴＥで、これらは従来例の構成と同じものであ
る。４１は同期非同期変換回路の出力３１の信号を監視
し、リモートディジタルループバックテスト開始信号を
検出するカウンタ、４２はＤＴＥ５０とデータ、コマン
ド、メツセージを授受するプロトコル変換部である。４
５は制御回路部４０とＤＴＥ５０との間の伝送路である
。
以上のように構成された本実施例のリモートディジタル
ループバックテスト開始信号の検出回路について、以下
その動作を説明する。
ループバックテスト開始信号の検出回路について、以下
その動作を説明する。
第２図にリモートディジタルループバックテスト開始信
号であるスクランブルされぬ２進「１」の場合の各部の
信号波形を示す。第２図ａはディスクランプラ２０の入
力信号で、従来はこの信号を監視し、リモートディジタ
ルループバックテスト開始信号を検出していた。第２図
すはディスクランプラ２０の出力波形で、同期非同期変
換回路３０の出力３１も同一であり、本発明は、この信
号のみを監視し、リモートディジタルループバックテス
ト開始信号を検出するものである。第３図にスクランブ
ルされた２進「１」の場合の各部信号波形を示す。第４
図にディスクランプラ２０の回路構成を示す。ディスク
ランプラ２０には、ディスクランプラ入力（Ｄｓ）線２
１に６４個の連続する２進「１」を検出する回路２２が
具備されており、検出した場合は、次のディスクランプ
ラ出力（Ｄｏ）線２３を反転する。第２図ａに示すスク
ランブルされぬ２進「１」がディスクランプラ２０を通
過すると第２図すに示すような波形になる。これは、６
４ビット以上の２進「１」が続いた後、１ビツトが２進
「Ｏ」となり、その後６４ビツトの２進「１」が続き、
次の１ビツトが２進「０」となり、更にその後、３７ビ
ツト以上が２進「１」となることを示している。このデ
ータパターンをカウンタによりカウントして、判別する
。一方、第３図ａに示すスクランブルされた２進「１」
がディスクランプラ２０に入力されると、ディスクラン
プラ２０の出力は第３図すに示すように、２進「１」が
続く。この波形は第２図すとはパターンを異にする。従
って、スクランブルされぬ２進「１」とスクランブルさ
れた２進「１」との区別が、ディスクランプラ出力信号
波形を監視することにより可能となり、リモートディジ
タルループバックテスト開始信号を判別できる。
号であるスクランブルされぬ２進「１」の場合の各部の
信号波形を示す。第２図ａはディスクランプラ２０の入
力信号で、従来はこの信号を監視し、リモートディジタ
ルループバックテスト開始信号を検出していた。第２図
すはディスクランプラ２０の出力波形で、同期非同期変
換回路３０の出力３１も同一であり、本発明は、この信
号のみを監視し、リモートディジタルループバックテス
ト開始信号を検出するものである。第３図にスクランブ
ルされた２進「１」の場合の各部信号波形を示す。第４
図にディスクランプラ２０の回路構成を示す。ディスク
ランプラ２０には、ディスクランプラ入力（Ｄｓ）線２
１に６４個の連続する２進「１」を検出する回路２２が
具備されており、検出した場合は、次のディスクランプ
ラ出力（Ｄｏ）線２３を反転する。第２図ａに示すスク
ランブルされぬ２進「１」がディスクランプラ２０を通
過すると第２図すに示すような波形になる。これは、６
４ビット以上の２進「１」が続いた後、１ビツトが２進
「Ｏ」となり、その後６４ビツトの２進「１」が続き、
次の１ビツトが２進「０」となり、更にその後、３７ビ
ツト以上が２進「１」となることを示している。このデ
ータパターンをカウンタによりカウントして、判別する
。一方、第３図ａに示すスクランブルされた２進「１」
がディスクランプラ２０に入力されると、ディスクラン
プラ２０の出力は第３図すに示すように、２進「１」が
続く。この波形は第２図すとはパターンを異にする。従
って、スクランブルされぬ２進「１」とスクランブルさ
れた２進「１」との区別が、ディスクランプラ出力信号
波形を監視することにより可能となり、リモートディジ
タルループバックテスト開始信号を判別できる。
発明の効果
以上述べてきたように、本発明によれば、同期非同期変
換回路の出力信号を監視したことにより、ディスクラン
プラ回路の入力信号を監視する専用線を不要とし、簡単
な構成のリモートディジタルループバックテスト回路が
実現できる。特に、モデム装置をい（つもの集積回路で
構成する場合、制御回路部は、マイクロコンピュータで
構成することが多く、リモートディジタルループバック
テスト開始信号検出専用信号線を不要とする効果は大き
い。
換回路の出力信号を監視したことにより、ディスクラン
プラ回路の入力信号を監視する専用線を不要とし、簡単
な構成のリモートディジタルループバックテスト回路が
実現できる。特に、モデム装置をい（つもの集積回路で
構成する場合、制御回路部は、マイクロコンピュータで
構成することが多く、リモートディジタルループバック
テスト開始信号検出専用信号線を不要とする効果は大き
い。
第１図は本発明の実施例におけるモデム装置のリモート
ディジタルループバックテスト開始信号検出回路の説明
用モデム装置のブロック図、第２第４図はディスクラン
プラの構成図、第５図はモデム装置の試験ループ説明図
、第６図は従来のモデム装置復調部のリモートディジタ
ルループバックテスト開始信号検出回路の説明図である
。 １０・・・・・・復調器、２０・・・・・・ディスクラ
ンプラ、３０・・・・・・同期非同期変換回路、４０・
・・・・・制御回路部、５０・・・・・・ＤＴＥ、４１
・・・・・・カウンタ、４２・・・・・・プロトコル変
換部、３１．４５・・・・・・伝送路。 代理人の氏名 弁理士 中尾敏男 ほか１名す
）ト第２図 Ｒ’Ｓ （ｍｓ じッＬ）ｌ！ １２００ｉｌｌ）
δＥ＋第３図 デ°４スクラップ°う出力
ディジタルループバックテスト開始信号検出回路の説明
用モデム装置のブロック図、第２第４図はディスクラン
プラの構成図、第５図はモデム装置の試験ループ説明図
、第６図は従来のモデム装置復調部のリモートディジタ
ルループバックテスト開始信号検出回路の説明図である
。 １０・・・・・・復調器、２０・・・・・・ディスクラ
ンプラ、３０・・・・・・同期非同期変換回路、４０・
・・・・・制御回路部、５０・・・・・・ＤＴＥ、４１
・・・・・・カウンタ、４２・・・・・・プロトコル変
換部、３１．４５・・・・・・伝送路。 代理人の氏名 弁理士 中尾敏男 ほか１名す
）ト第２図 Ｒ’Ｓ （ｍｓ じッＬ）ｌ！ １２００ｉｌｌ）
δＥ＋第３図 デ°４スクラップ°う出力
Claims (1)
- 変復調端末装置のディスクランプラを通した復調部から
の復調データをカウンタに入力し、カウンタで、データ
のある一定期間の２進「１」をカウントし、リモートデ
ィジタルループバックテストの開始信号を判別する信号
検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62061566A JPS63227262A (ja) | 1987-03-17 | 1987-03-17 | 信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62061566A JPS63227262A (ja) | 1987-03-17 | 1987-03-17 | 信号検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63227262A true JPS63227262A (ja) | 1988-09-21 |
Family
ID=13174797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62061566A Pending JPS63227262A (ja) | 1987-03-17 | 1987-03-17 | 信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63227262A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56149141A (en) * | 1980-04-21 | 1981-11-18 | Nec Corp | Loop constitution system of data transmission system |
-
1987
- 1987-03-17 JP JP62061566A patent/JPS63227262A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56149141A (en) * | 1980-04-21 | 1981-11-18 | Nec Corp | Loop constitution system of data transmission system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4419756A (en) | Voiceband data set | |
| EP0021544B1 (en) | System for the remote testing of a modem for a speed of transmission different from the speed of reception | |
| US4398297A (en) | Data set diagnostic system | |
| US4388697A (en) | Voiceband data set circuitry with dual bus architecture | |
| US4498186A (en) | Data set diagnostic system | |
| JPS63227262A (ja) | 信号検出回路 | |
| JP3161163B2 (ja) | インタフェース変換器 | |
| JP2640909B2 (ja) | デジタル情報伝送路の異常検出方式 | |
| JPS6239581B2 (ja) | ||
| JPH04157938A (ja) | 通信システムにおける通信エラー検出方法 | |
| JPH0526851Y2 (ja) | ||
| JPH04250750A (ja) | ビットエラー検出装置 | |
| JP2550666B2 (ja) | モニタ装置 | |
| JPS61263326A (ja) | フレ−ム同期検出方法 | |
| JP4511872B2 (ja) | 通信装置及びそれに用いる所定レベル信号検出回路 | |
| KR0174601B1 (ko) | 전자식 교환시스템의 잡음제거회로 | |
| JP3270572B2 (ja) | フレーム信号伝送システム | |
| JPS6384343A (ja) | 信号変換端末装置 | |
| JPH031732A (ja) | 障害監視方式 | |
| JPH05316169A (ja) | ディジタル回線終端装置 | |
| JPH01160139A (ja) | データの折返し試験方式 | |
| JPH1093560A (ja) | アラーム情報収集方式 | |
| JPS60176379A (ja) | Ｃａｔｖシステムの端末器 | |
| JPS61163761A (ja) | 変復調装置試験方式 | |
| JPS592461A (ja) | 擬似同期防止方式 |