JP3161163B2 - インタフェース変換器 - Google Patents
インタフェース変換器Info
- Publication number
- JP3161163B2 JP3161163B2 JP15148993A JP15148993A JP3161163B2 JP 3161163 B2 JP3161163 B2 JP 3161163B2 JP 15148993 A JP15148993 A JP 15148993A JP 15148993 A JP15148993 A JP 15148993A JP 3161163 B2 JP3161163 B2 JP 3161163B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- interface
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の技術分野】この発明は、データ通信ネットワ
ークの開発あるいは保守に使用するプロトコルアナライ
ザと被試験データ回線のインタフェースを変換するイン
タフェース変換器についてのものである。
ークの開発あるいは保守に使用するプロトコルアナライ
ザと被試験データ回線のインタフェースを変換するイン
タフェース変換器についてのものである。
【０００２】
【従来の技術】一般に、プロトコルアナライザは、たと
えばモデムなどのデータ回線終端装置（以下、ＤＣＥと
いう。）とデータ端末装置（以下、ＤＴＥという。）間
の回線を診断するために使用される。このとき、例え
ば、回線のインタフェース仕様がCCITT V.35に対応し、
プロトコルアナライザのインタフェース仕様がRS-232C/
V.24に対応している場合、回線とプロトコルアナライザ
のインタフェースの仕様が異なるため、回線の試験を行
うためにはインタフェース変換器を介して接続する必要
がある。
えばモデムなどのデータ回線終端装置（以下、ＤＣＥと
いう。）とデータ端末装置（以下、ＤＴＥという。）間
の回線を診断するために使用される。このとき、例え
ば、回線のインタフェース仕様がCCITT V.35に対応し、
プロトコルアナライザのインタフェース仕様がRS-232C/
V.24に対応している場合、回線とプロトコルアナライザ
のインタフェースの仕様が異なるため、回線の試験を行
うためにはインタフェース変換器を介して接続する必要
がある。
【０００３】次に、プロトコルアナライザの回線インタ
フェース部とインタフェース変換器からなる測定系の使
用状態を図５〜図７を参照して説明する。図５の１０は
通信制御装置、１１と１２はＤＣＥ、１３はＤＴＥ、１
４はインタフェース変換器、１５はプロトコルアナライ
ザである。ＣＣＩＴＴの規程により、ＤＴＥ１３はＴ線
およびＲ線を介してＤＣＥ１２に接続されており、測定
モードによりＴ線及びＲ線を通るＴＤ信号・ＲＤ信号の
方向が異なる。ＤＣＥ１２とＤＴＥ１３の間は、CCITT
勧告V.35のインタフェースの仕様により接続されている
とする。
フェース部とインタフェース変換器からなる測定系の使
用状態を図５〜図７を参照して説明する。図５の１０は
通信制御装置、１１と１２はＤＣＥ、１３はＤＴＥ、１
４はインタフェース変換器、１５はプロトコルアナライ
ザである。ＣＣＩＴＴの規程により、ＤＴＥ１３はＴ線
およびＲ線を介してＤＣＥ１２に接続されており、測定
モードによりＴ線及びＲ線を通るＴＤ信号・ＲＤ信号の
方向が異なる。ＤＣＥ１２とＤＴＥ１３の間は、CCITT
勧告V.35のインタフェースの仕様により接続されている
とする。
【０００４】図５で、通信制御装置１０の出力はＤＣＥ
１１に入力し、回線を介して再びＤＣＥ１２に入力して
ＤＴＥ１３に出力される。プロトコルアナライザ１５は
ＤＣＥ１２とＤＴＥ１３の間のＴ線及びＲ線に接続さ
れ、回線インタフェースの状態を監視する。ここで、プ
ロトコルアナライザ１５のインタフェースがRS232C/V.2
4 とすると、インタフェースの仕様が異なり、目的を達
成することができないため、インタフェース変換器１４
を介して接続する。
１１に入力し、回線を介して再びＤＣＥ１２に入力して
ＤＴＥ１３に出力される。プロトコルアナライザ１５は
ＤＣＥ１２とＤＴＥ１３の間のＴ線及びＲ線に接続さ
れ、回線インタフェースの状態を監視する。ここで、プ
ロトコルアナライザ１５のインタフェースがRS232C/V.2
4 とすると、インタフェースの仕様が異なり、目的を達
成することができないため、インタフェース変換器１４
を介して接続する。
【０００５】これにより、インタフェースの仕様が異な
る回線の状態を、既存のプロトコルアナライザで監視す
ることができる。この場合、プロトコルアナライザに対
してＴＤ信号・ＲＤ信号はともに入力する方向であり、
このような使用状態をモニタモードという。
る回線の状態を、既存のプロトコルアナライザで監視す
ることができる。この場合、プロトコルアナライザに対
してＴＤ信号・ＲＤ信号はともに入力する方向であり、
このような使用状態をモニタモードという。
【０００６】図６は、図５の通信制御装置１０のかわり
にプロトコルアナライザ１５を接続したものであり、モ
デム１１に入力するインタフェース仕様が異なるため、
インタフェース変換器１４を介してＤＣＥ１１に接続し
ている。この場合、プロトコルアナライザに対してＴＤ
信号は出力する方向であり、ＲＤ信号は入力する方向で
ある。このような使用状態をＤＴＥシミュレーションモ
ードという。
にプロトコルアナライザ１５を接続したものであり、モ
デム１１に入力するインタフェース仕様が異なるため、
インタフェース変換器１４を介してＤＣＥ１１に接続し
ている。この場合、プロトコルアナライザに対してＴＤ
信号は出力する方向であり、ＲＤ信号は入力する方向で
ある。このような使用状態をＤＴＥシミュレーションモ
ードという。
【０００７】図７は、図５のＤＣＥ１２のかわりにプロ
トコルアナライザ１５を接続したものであり、ＤＴＥ１
３に入力するインタフェース仕様が異なるため、インタ
フェース変換器１４を介してＤＴＥ１３に接続してい
る。この場合、プロトコルアナライザに対してＴＤ信号
は入力する方向であり、ＲＤ信号は出力する方向であ
る。このような使用状態をＤＣＥシミュレーションモー
ドという。
トコルアナライザ１５を接続したものであり、ＤＴＥ１
３に入力するインタフェース仕様が異なるため、インタ
フェース変換器１４を介してＤＴＥ１３に接続してい
る。この場合、プロトコルアナライザに対してＴＤ信号
は入力する方向であり、ＲＤ信号は出力する方向であ
る。このような使用状態をＤＣＥシミュレーションモー
ドという。
【０００８】図５〜図７に示すこれら３種の測定モード
は、接続されるプロトコルアナライザ１５のモード設定
に対応して、インタフェース変換器１４を通過するＴＤ
信号・ＲＤ信号の方向を同一設定に切り換えることによ
り実現する。
は、接続されるプロトコルアナライザ１５のモード設定
に対応して、インタフェース変換器１４を通過するＴＤ
信号・ＲＤ信号の方向を同一設定に切り換えることによ
り実現する。
【０００９】このモード設定の切り換えは、例えばイン
タフェース変換器に設けた選択スイッチ等により、プロ
トコルアナライザと独立に行うか、あるいはプロトコル
アナライザとインタフェース変換器との間に制御信号を
設け、プロトコルアナライザからインタフェース変換器
に対して設定されたモードを送ることにより行う。
タフェース変換器に設けた選択スイッチ等により、プロ
トコルアナライザと独立に行うか、あるいはプロトコル
アナライザとインタフェース変換器との間に制御信号を
設け、プロトコルアナライザからインタフェース変換器
に対して設定されたモードを送ることにより行う。
【００１０】
【発明が解決しようとする課題】インタフェース変換器
のモード設定を選択スイッチ等により切り換える場合、
接続されるプロトコルアナライザのモード設定と個別に
行うため、手間がかかるとともに、インタフェース変換
器のモードを誤って設定し、プロトコルアナライザの試
験モードと不一致になる危険性があるという問題があ
る。
のモード設定を選択スイッチ等により切り換える場合、
接続されるプロトコルアナライザのモード設定と個別に
行うため、手間がかかるとともに、インタフェース変換
器のモードを誤って設定し、プロトコルアナライザの試
験モードと不一致になる危険性があるという問題があ
る。
【００１１】また、プロトコルアナライザとインタフェ
ース変換器との間に制御信号を設ける場合、プロトコル
アナライザは被試験回線インタフェースに加え、インタ
フェース変換器のモード設定のために制御信号インタフ
ェースを追加する必要があり、回路構成が複雑になると
いう問題がある。
ース変換器との間に制御信号を設ける場合、プロトコル
アナライザは被試験回線インタフェースに加え、インタ
フェース変換器のモード設定のために制御信号インタフ
ェースを追加する必要があり、回路構成が複雑になると
いう問題がある。
【００１２】この発明は、インタフェース変換器の測定
モードを、接続されるプロトコルアナライザのインタフ
ェースの信号状態を観測することによりインタフェース
変換器自身が判別し、プロトコルアナライザの設定に自
動的に追従することにより、プロトコルアナライザ側か
らモード設定を行うインタフェース変換器の提供を目的
とする。
モードを、接続されるプロトコルアナライザのインタフ
ェースの信号状態を観測することによりインタフェース
変換器自身が判別し、プロトコルアナライザの設定に自
動的に追従することにより、プロトコルアナライザ側か
らモード設定を行うインタフェース変換器の提供を目的
とする。
【００１３】
【課題を解決するための手段】この目的を達成するた
め、この発明では、複数の試験モードを持ち、モード別
に異なる方向の信号を入出力する回線試験装置に接続す
るインタフェース部１と、被試験回線に接続するインタ
フェース部３と、回線試験装置のインタフェース仕様を
被試験回線のインタフェース仕様に変換するインタフェ
ース変換回路２と、インタフェース部１に接続する信号
を観測し、回線試験装置の試験モードにより入出力する
信号の方向を判別し、インタフェース部１とインタフェ
ース部２の信号の方向を切り換えるモード判別部４を備
える。また、モード判別部４は、＋Ｖしきい値電圧を＋
入力とし、ＴＤ信号を−入力として比較するコンパレー
タ回路４１Ａと、−Ｖしきい値電圧を−入力とし、ＴＤ
信号を＋入力として比較するコンパレータ回路４１Ｂ
と、コンパレータ回路４１Ａの出力とコンパレータ回路
４１Ｂの出力を入力とし、ＮＡＮＤするゲート回路４２
Ａと、ゲート回路４２Ａの出力を入力とし、ＴＤ信号の
変位により発生するグリッジ信号をマスクするフィルタ
回路４３Ａと、＋Ｖしきい値電圧を＋入力とし、ＲＤ信
号を−入力として比較するコンパレータ回路４１Ｃと、
−Ｖしきい値電圧を−入力とし、ＲＤ信号を＋入力とし
て比較するコンパレータ回路４１Ｄと、コンパレータ回
路４１Ｃの出力とコンパレータ回路４１Ｄの出力を入力
とし、ＮＡＮＤするゲート回路４２Ｂと、ゲート回路４
２Ｂの出力を入力とし、ＲＤ信号の変位により発生する
グリッジ信号をマスクするフィルタ回路４３Ｂと、フィ
ルタ回路４３Ａの出力とフィルタ回路４３Ｂの出力を入
力とし、デコードして回線試験装置の測定モードに応じ
た出力４４Ａ〜４４Ｃのいずれかを出力するデコード回
路４４を備える。
め、この発明では、複数の試験モードを持ち、モード別
に異なる方向の信号を入出力する回線試験装置に接続す
るインタフェース部１と、被試験回線に接続するインタ
フェース部３と、回線試験装置のインタフェース仕様を
被試験回線のインタフェース仕様に変換するインタフェ
ース変換回路２と、インタフェース部１に接続する信号
を観測し、回線試験装置の試験モードにより入出力する
信号の方向を判別し、インタフェース部１とインタフェ
ース部２の信号の方向を切り換えるモード判別部４を備
える。また、モード判別部４は、＋Ｖしきい値電圧を＋
入力とし、ＴＤ信号を−入力として比較するコンパレー
タ回路４１Ａと、−Ｖしきい値電圧を−入力とし、ＴＤ
信号を＋入力として比較するコンパレータ回路４１Ｂ
と、コンパレータ回路４１Ａの出力とコンパレータ回路
４１Ｂの出力を入力とし、ＮＡＮＤするゲート回路４２
Ａと、ゲート回路４２Ａの出力を入力とし、ＴＤ信号の
変位により発生するグリッジ信号をマスクするフィルタ
回路４３Ａと、＋Ｖしきい値電圧を＋入力とし、ＲＤ信
号を−入力として比較するコンパレータ回路４１Ｃと、
−Ｖしきい値電圧を−入力とし、ＲＤ信号を＋入力とし
て比較するコンパレータ回路４１Ｄと、コンパレータ回
路４１Ｃの出力とコンパレータ回路４１Ｄの出力を入力
とし、ＮＡＮＤするゲート回路４２Ｂと、ゲート回路４
２Ｂの出力を入力とし、ＲＤ信号の変位により発生する
グリッジ信号をマスクするフィルタ回路４３Ｂと、フィ
ルタ回路４３Ａの出力とフィルタ回路４３Ｂの出力を入
力とし、デコードして回線試験装置の測定モードに応じ
た出力４４Ａ〜４４Ｃのいずれかを出力するデコード回
路４４を備える。
【００１４】
【作用】次に、この発明によるインタフェース変換器の
構成を図１に示す。図１の１はプロトコルアナライザ側
のインタフェース部、２はインタフェース変換回路、３
は被試験回線のインタフェース部、４はモード判別部で
ある。図１で、プロトコルアナライザ側のインタフェー
ス１は、インタフェース変換回路２を介して被測定回路
側のインタフェース部３と接続している。
構成を図１に示す。図１の１はプロトコルアナライザ側
のインタフェース部、２はインタフェース変換回路、３
は被試験回線のインタフェース部、４はモード判別部で
ある。図１で、プロトコルアナライザ側のインタフェー
ス１は、インタフェース変換回路２を介して被測定回路
側のインタフェース部３と接続している。
【００１５】モード判別部４は、プロトコルアナライザ
側のインタフェース部１のＴＤ・ＲＤ信号状態を観測
し、プロトコルアナライザの測定モードの判別を行う。
また、モード判別部４は判定結果信号５を出力し、イン
タフェース部１とインタフェース部３に入力して、測定
モードに応じて各インタフェース部の信号方向を設定す
る。
側のインタフェース部１のＴＤ・ＲＤ信号状態を観測
し、プロトコルアナライザの測定モードの判別を行う。
また、モード判別部４は判定結果信号５を出力し、イン
タフェース部１とインタフェース部３に入力して、測定
モードに応じて各インタフェース部の信号方向を設定す
る。
【００１６】
【実施例】次に、モード判別部４の実施例の構成を図２
に示す。図２の４１Ａ〜４１Ｄはコンパレータ回路、４
２Ａ・４２Ｂはゲート回路、４３Ａ・４３Ｂはフィルタ
回路、４４はデコード回路である。コンパレータ回路４
１Ａ〜４１Ｄは、条件一致のとき論理レベル「１」を出
力する。
に示す。図２の４１Ａ〜４１Ｄはコンパレータ回路、４
２Ａ・４２Ｂはゲート回路、４３Ａ・４３Ｂはフィルタ
回路、４４はデコード回路である。コンパレータ回路４
１Ａ〜４１Ｄは、条件一致のとき論理レベル「１」を出
力する。
【００１７】例えば、インタフェース変換器とプロトコ
ルアナライザ間のインタフェース仕様がＲＳ−２３２Ｃ
の場合、コンパレータ回路４１Ａはプロトコルアナライ
ザの出力信号であるＲＳ−２３２ＣインタフェースのＴ
Ｄ信号の受信レベルと＋Ｖしきい値電圧とを比較し、＋
Ｖ以下のレベルであれば論理レベル「１」を出力する。
ルアナライザ間のインタフェース仕様がＲＳ−２３２Ｃ
の場合、コンパレータ回路４１Ａはプロトコルアナライ
ザの出力信号であるＲＳ−２３２ＣインタフェースのＴ
Ｄ信号の受信レベルと＋Ｖしきい値電圧とを比較し、＋
Ｖ以下のレベルであれば論理レベル「１」を出力する。
【００１８】コンパレータ回路４１ＢはＴＤ信号の受信
レベルと−Ｖしきい値電圧とを比較し、−Ｖ以上のレベ
ルであれば論理レベル「１」を出力する。ゲート回路４
２ＡはＮＡＮＤゲートであり、コンパレータ回路４１Ａ
・４１Ｂの出力を入力とし、コンパレータ回路４１Ａ・
４１Ｂの出力論理レベルの組み合わせによりＴＤ信号の
信号レベルが−Ｖ以上かつ＋Ｖ以下、すなわちコンパレ
ータ回路４１Ａ・４１Ｂの論理出力が両方同時に「１」
の状態を連続するとき、ＴＤ信号はＯＰＥＮであり、信
号４４Ａは「０」となる。
レベルと−Ｖしきい値電圧とを比較し、−Ｖ以上のレベ
ルであれば論理レベル「１」を出力する。ゲート回路４
２ＡはＮＡＮＤゲートであり、コンパレータ回路４１Ａ
・４１Ｂの出力を入力とし、コンパレータ回路４１Ａ・
４１Ｂの出力論理レベルの組み合わせによりＴＤ信号の
信号レベルが−Ｖ以上かつ＋Ｖ以下、すなわちコンパレ
ータ回路４１Ａ・４１Ｂの論理出力が両方同時に「１」
の状態を連続するとき、ＴＤ信号はＯＰＥＮであり、信
号４４Ａは「０」となる。
【００１９】コンパレータ回路４１Ａの論理出力レベル
のみが「１」のとき、ＴＤ信号はマークをドライブ中で
あり、コンパレータ回路４１Ｂの論理出力のみが「１」
のとき、ＴＤ信号はスペースをドライブ中である。同様
に、コンパレータ回路４１Ｃはプロトコルアナライザの
出力信号のＲＳ−２３２ＣインタフェースのＲＤ信号の
受信レベルと＋Ｖしきい値電圧を比較し、＋Ｖ以下のレ
ベルであれば論理レベル「１」を出力する。コンパレー
タ回路４１ＤはＲＤ信号の受信レベルと−Ｖしきい値電
圧とを比較し、−Ｖ以上のレベルであれば論理レベル
「１」を出力する。
のみが「１」のとき、ＴＤ信号はマークをドライブ中で
あり、コンパレータ回路４１Ｂの論理出力のみが「１」
のとき、ＴＤ信号はスペースをドライブ中である。同様
に、コンパレータ回路４１Ｃはプロトコルアナライザの
出力信号のＲＳ−２３２ＣインタフェースのＲＤ信号の
受信レベルと＋Ｖしきい値電圧を比較し、＋Ｖ以下のレ
ベルであれば論理レベル「１」を出力する。コンパレー
タ回路４１ＤはＲＤ信号の受信レベルと−Ｖしきい値電
圧とを比較し、−Ｖ以上のレベルであれば論理レベル
「１」を出力する。
【００２０】論理ゲート４２ＢはＮＡＮＤゲートであ
り、コンパレータ回路４１Ｃ・４１Ｄの出力を入力と
し、コンパレータ回路４１Ｃ・４１Ｄの出力論理レベル
の組み合わせによりＲＤ信号の信号レベルが−Ｖ以上か
つ＋Ｖ以下、すなわち、コンパレータ回路４１Ｃ・４１
Ｄの論理出力が両方同時に「１」の状態を連続すると
き、ＲＤ信号はＯＰＥＮであり、信号４４Ｂは「０」と
なり、コンパレータ回路４１Ｃの論理出力レベルのみが
「１」のとき、ＲＤ信号はマークをドライブ中であり、
コンパレータ回路４１Ｄの論理出力のみが「１」のと
き、ＲＤ信号はスペースをドライブ中である。
り、コンパレータ回路４１Ｃ・４１Ｄの出力を入力と
し、コンパレータ回路４１Ｃ・４１Ｄの出力論理レベル
の組み合わせによりＲＤ信号の信号レベルが−Ｖ以上か
つ＋Ｖ以下、すなわち、コンパレータ回路４１Ｃ・４１
Ｄの論理出力が両方同時に「１」の状態を連続すると
き、ＲＤ信号はＯＰＥＮであり、信号４４Ｂは「０」と
なり、コンパレータ回路４１Ｃの論理出力レベルのみが
「１」のとき、ＲＤ信号はマークをドライブ中であり、
コンパレータ回路４１Ｄの論理出力のみが「１」のと
き、ＲＤ信号はスペースをドライブ中である。
【００２１】デコード回路４４は信号４４Ａ・４４Ｂを
入力とし、インタフェース変換器自体の測定モードを決
定する出力信号４４Ｃ〜４４Ｅの３本の内いずれか１本
をアクティブにする。信号４４Ｃ〜４４Ｅは、図１の判
定結果信号５に相当する。
入力とし、インタフェース変換器自体の測定モードを決
定する出力信号４４Ｃ〜４４Ｅの３本の内いずれか１本
をアクティブにする。信号４４Ｃ〜４４Ｅは、図１の判
定結果信号５に相当する。
【００２２】例えば、信号４４Ａ・４４Ｂがともに
「０」のとき、すなわちＴＤ信号・ＲＤ信号がともにＯ
ＰＥＮであるとき、インタフェース変換器のモードをモ
ニタとするため、信号４４Ｃをアクティブにする。
「０」のとき、すなわちＴＤ信号・ＲＤ信号がともにＯ
ＰＥＮであるとき、インタフェース変換器のモードをモ
ニタとするため、信号４４Ｃをアクティブにする。
【００２３】信号４４Ａが「１」、信号４４Ｂが「０」
のとき、すなわちＴＤ信号がドライブされ、ＲＤ信号が
ＯＰＥＮであるとき、インタフェース変換器のモードを
ＤＴＥシミュレーションとするため、信号４４Ｄをアク
ティブにする。
のとき、すなわちＴＤ信号がドライブされ、ＲＤ信号が
ＯＰＥＮであるとき、インタフェース変換器のモードを
ＤＴＥシミュレーションとするため、信号４４Ｄをアク
ティブにする。
【００２４】信号４４Ａが「０」、信号４４Ｂが「１」
のとき、すなわちＴＤ信号がＯＰＥＮであり、ＲＤ信号
がドライブされているとき、インタフェース変換器のモ
ードをＤＣＥシミュレーションとするため、信号４４Ｅ
をアクティブにする。
のとき、すなわちＴＤ信号がＯＰＥＮであり、ＲＤ信号
がドライブされているとき、インタフェース変換器のモ
ードをＤＣＥシミュレーションとするため、信号４４Ｅ
をアクティブにする。
【００２５】次に、図２のフィルタ回路４３Ａ・４３Ｂ
の実施例の構成を図３に示す。図３の５１はモノステー
ブル・マルチバイブレータ、５２はディレー回路、５３
はＯＲゲートである。
の実施例の構成を図３に示す。図３の５１はモノステー
ブル・マルチバイブレータ、５２はディレー回路、５３
はＯＲゲートである。
【００２６】図２で、フィルタ回路４３Ａは論理ゲート
４２Ａの出力信号を入力とし、ＴＤ信号がドライブ中に
信号レベルがマーク状態からスペース状態へ、またはス
ペース状態からマーク状態へ移行する際に、ゲート回路
４２Ａの出力信号上に発生するグリッジノイズの除去を
行い、信号４４Ａとして出力する。フィルタ回路４３Ｂ
も同様に信号４４Ｂとして出力する。
４２Ａの出力信号を入力とし、ＴＤ信号がドライブ中に
信号レベルがマーク状態からスペース状態へ、またはス
ペース状態からマーク状態へ移行する際に、ゲート回路
４２Ａの出力信号上に発生するグリッジノイズの除去を
行い、信号４４Ａとして出力する。フィルタ回路４３Ｂ
も同様に信号４４Ｂとして出力する。
【００２７】次に、図３のフィルタ回路の動作を図４の
波形図を参照して説明する。図４のアは図２のＴＤ信号
またはＲＤ信号の入力信号波形であり、図４の例では、
まずＴＤまたはＲＤはドライブ中であり、次にスペース
状態からマーク状態への状態遷移が行われている。
波形図を参照して説明する。図４のアは図２のＴＤ信号
またはＲＤ信号の入力信号波形であり、図４の例では、
まずＴＤまたはＲＤはドライブ中であり、次にスペース
状態からマーク状態への状態遷移が行われている。
【００２８】図４のイは図２のゲート回路４２Ａ・４２
Ｂの出力信号であり、スペース状態でもなくマーク状態
でもないとき、すなわちしきい値電圧−Ｖ以上かつしき
い値電圧＋Ｖ以下の状態にあるとき、「０」のグリッジ
ノイズが発生する。
Ｂの出力信号であり、スペース状態でもなくマーク状態
でもないとき、すなわちしきい値電圧−Ｖ以上かつしき
い値電圧＋Ｖ以下の状態にあるとき、「０」のグリッジ
ノイズが発生する。
【００２９】図４のウは図４イの信号を入力とするモノ
ステーブル・マルチバイブレータ５１の出力信号であ
り、図４イの信号の立ち下がりエッジを検出して、
「０」のパルス幅よりも充分に長いパルス幅の「１」を
出力する。
ステーブル・マルチバイブレータ５１の出力信号であ
り、図４イの信号の立ち下がりエッジを検出して、
「０」のパルス幅よりも充分に長いパルス幅の「１」を
出力する。
【００３０】図４のエは図４イの信号を入力とし、一定
時間遅延させて出力するディレー回路５２の出力であ
る。図４のオは図４ウと図４エの信号を入力とするＯＲ
ゲート５３の出力であり、ＴＤ信号またはＲＤ信号のド
ライブ中の状態遷移時に発生するグリッジノイズの負の
パルスをマスクしている。図４の例ではＴＤ信号・ＲＤ
信号はスペース状態からマーク状態への遷移であるが、
マーク状態からスペース状態への遷移であっても同様で
ある。
時間遅延させて出力するディレー回路５２の出力であ
る。図４のオは図４ウと図４エの信号を入力とするＯＲ
ゲート５３の出力であり、ＴＤ信号またはＲＤ信号のド
ライブ中の状態遷移時に発生するグリッジノイズの負の
パルスをマスクしている。図４の例ではＴＤ信号・ＲＤ
信号はスペース状態からマーク状態への遷移であるが、
マーク状態からスペース状態への遷移であっても同様で
ある。
【００３１】図４アのグリッジノイズのパルス幅は、プ
ロトコルアナライザ側のＴＤ信号またはＲＤ信号の送信
部の特性、およびプロトコルアナライザとインタフェー
ス変換器間の回線上のインピーダンスに依存するため、
異なる回線速度におけるパルス幅の変化量は実用上無視
でき、ほぼ一定値として扱える。
ロトコルアナライザ側のＴＤ信号またはＲＤ信号の送信
部の特性、およびプロトコルアナライザとインタフェー
ス変換器間の回線上のインピーダンスに依存するため、
異なる回線速度におけるパルス幅の変化量は実用上無視
でき、ほぼ一定値として扱える。
【００３２】ＴＤ信号またはＲＤ信号がドライブ中の状
態から連続ＯＰＥＮ状態に移行した場合は、ＯＰＥＮ状
態の検出開始時点すなわち図４イの立ち下がりエッジに
対し、モード判定までに図４ウの立ち下がりエッジ部ま
での遅延時間が必要となる。
態から連続ＯＰＥＮ状態に移行した場合は、ＯＰＥＮ状
態の検出開始時点すなわち図４イの立ち下がりエッジに
対し、モード判定までに図４ウの立ち下がりエッジ部ま
での遅延時間が必要となる。
【００３３】なお、プロトコルアナライザのインタフェ
ース仕様がＲＳ−２３２Ｃの場合のインタフェース変換
器を例にとり説明したが、他のインタフェース仕様の場
合も同様である。
ース仕様がＲＳ−２３２Ｃの場合のインタフェース変換
器を例にとり説明したが、他のインタフェース仕様の場
合も同様である。
【００３４】
【発明の効果】この発明によれば、インタフェース変換
器の測定モードを、接続されるプロトコルアナライザの
測定モードに応じて自動的に追従させることができるた
め、プロトコルアナライザ側からモード設定を行うため
の専用の制御信号を別に用意したり、インタフェース変
換器自体にモード設定を行うスイッチを設け、スイッチ
の設定操作を行うことなく、インタフェース変換器に対
する測定モードの設定手順を省略することができる。
器の測定モードを、接続されるプロトコルアナライザの
測定モードに応じて自動的に追従させることができるた
め、プロトコルアナライザ側からモード設定を行うため
の専用の制御信号を別に用意したり、インタフェース変
換器自体にモード設定を行うスイッチを設け、スイッチ
の設定操作を行うことなく、インタフェース変換器に対
する測定モードの設定手順を省略することができる。
【図１】この発明によるインタフェース変換器の構成図
である。
である。
【図２】図１のモード判別部４の実施例の構成図であ
る。
る。
【図３】図２のフィルタ回路構成図である。
【図４】図３の動作を説明する波形図である。
【図５】プロトコルアナライザをモニタモードで使用し
ている接続状態図である。
ている接続状態図である。
【図６】プロトコルアナライザをＤＴＥシミュレーショ
ンモードで使用している接続状態図である。
ンモードで使用している接続状態図である。
【図７】プロトコルアナライザをＤＣＥシミュレーショ
ンモードで使用している接続状態図である。
ンモードで使用している接続状態図である。
１ インタフェース部 ２ インタフェース変換回路 ３ インタフェース部 ４ モード判別部 １０ 通信制御装置 １１・１２ ＤＣＥ １３ ＤＴＥ １４ インタフェース変換器 １５ プロトコルアナライザ ４１Ａ〜４１Ｄ コンパレータ回路 ４２Ａ・４２Ｂ ゲート回路 ４３Ａ・４３Ｂ フィルタ回路 ４４ デコード回路 ５１ モノステーブル・マルチバイブレータ ５２ ディレー回路 ５３ ＯＲゲート
Claims (2)
- 【請求項１】 複数の試験モードを持ち、モード別に異
なる方向の信号を入出力する回線試験装置に接続する第
１のインタフェース部１と、 被試験回線に接続する第２のインタフェース部３と、 回線試験装置のインタフェース仕様を被試験回線のイン
タフェース仕様に変換するインタフェース変換回路２
と、 第１のインタフェース部１に接続する信号を観測し、回
線試験装置の試験モードにより入出力する信号の方向を
判別し、第１のインタフェース部１と第２のインタフェ
ース部２の信号の方向を切り換えるモード判別部４を備
えることを特徴とするインタフェース変換器。 - 【請求項２】 モード判別部４は、 ＋Ｖしきい値電圧を＋入力とし、ＴＤ信号を−入力とし
て比較する第１のコンパレータ回路４１Ａと、 −Ｖしきい値電圧を−入力とし、ＴＤ信号を＋入力とし
て比較する第２のコンパレータ回路４１Ｂと、 第１のコンパレータ回路４１Ａの出力と第２のコンパレ
ータ回路４１Ｂの出力を入力とし、ＮＡＮＤする第１の
ゲート回路４２Ａと、 第１のゲート回路４２Ａの出力を入力とし、ＴＤ信号の
変位により発生するグリッジ信号をマスクする第１のフ
ィルタ回路４３Ａと、 ＋Ｖしきい値電圧を＋入力とし、ＲＤ信号を−入力とし
て比較する第３のコンパレータ回路４１Ｃと、 −Ｖしきい値電圧を−入力とし、ＲＤ信号を＋入力とし
て比較する第４のコンパレータ回路４１Ｄと、 第３のコンパレータ回路４１Ｃの出力と第４のコンパレ
ータ回路４１Ｄの出力を入力とし、ＮＡＮＤする第２の
ゲート回路４２Ｂと、 第２のゲート回路４２Ｂの出力を入力とし、ＲＤ信号の
変位により発生するグリッジ信号をマスクする第２のフ
ィルタ回路４３Ｂと、 第１のフィルタ回路４３Ａの出力と第２のフィルタ回路
４３Ｂの出力を入力とし、デコードして回線試験装置の
測定モードに応じた出力４４Ａ〜４４Ｃのいずれかを出
力するデコード回路４４を備えることを特徴とする請求
項１に記載のインタフェース変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15148993A JP3161163B2 (ja) | 1993-05-28 | 1993-05-28 | インタフェース変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15148993A JP3161163B2 (ja) | 1993-05-28 | 1993-05-28 | インタフェース変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06338925A JPH06338925A (ja) | 1994-12-06 |
| JP3161163B2 true JP3161163B2 (ja) | 2001-04-25 |
Family
ID=15519619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15148993A Expired - Fee Related JP3161163B2 (ja) | 1993-05-28 | 1993-05-28 | インタフェース変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3161163B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100528793B1 (ko) * | 1999-12-16 | 2005-11-15 | 주식회사 케이티 | 광대역 가입자망 운용관리시스템에서의 통합 시험명령인터페이싱 방법 |
| CN100460876C (zh) * | 2006-05-30 | 2009-02-11 | 威盛电子股份有限公司 | 测试系统及其数据接口转换装置 |
-
1993
- 1993-05-28 JP JP15148993A patent/JP3161163B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06338925A (ja) | 1994-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327465A (en) | Method and apparatus for squelch circuit in network communication | |
| US5257287A (en) | Automatic polarity detection and correction method and apparatus employing linkpulses | |
| JP3161163B2 (ja) | インタフェース変換器 | |
| US5315597A (en) | Method and means for automatically detecting and correcting a polarlity error in twisted-pair media | |
| US5285459A (en) | HDB3 code violation detector | |
| US5003556A (en) | Squelch circuit | |
| US5418821A (en) | Method and apparatus for sample-data receiver squelch | |
| US8139696B2 (en) | Baud rate detection | |
| US5701296A (en) | Reliable burst signal detecting apparatus | |
| JP3036991B2 (ja) | 平衡伝送路断線検出回路 | |
| JPS60117843A (ja) | デ−タ伝送システムの信号出力方式 | |
| JP3082811B2 (ja) | パルス検出装置 | |
| JP2705625B2 (ja) | 光ファイバケーブル断検出方式 | |
| US6125121A (en) | LAN interface device | |
| JP2530771B2 (ja) | 送受信線切替器 | |
| JP3232797B2 (ja) | キャリアセンス付き受信回路 | |
| KR0160502B1 (ko) | 통신 포트의 구조 검출 장치 | |
| JP2550666B2 (ja) | モニタ装置 | |
| JPH06311208A (ja) | 通信制御装置 | |
| JP2851085B2 (ja) | 端末電源断検出方法 | |
| JPH09284320A (ja) | 通信制御装置 | |
| KR940011759B1 (ko) | 원격제어 디지탈루프백 시험 장치 | |
| JPS63227262A (ja) | 信号検出回路 | |
| JPS59158644A (ja) | デ−タ伝送システム | |
| JPH01260949A (ja) | 衝突検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |