JPS63226733A - スタツクメモリ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、コンピュータにおけるスタックメモリの制御
回路に関するものである。

（従来の技術） コンピュータにおいて、割込処理やサブルーチン処理を
実行する場合は、メインルーチンへの戻り先番地やメイ
ンルーチン実行時のシステム情報等を一旦スタックメモ
リに退避させ、割込処理やサブルーチン処理を終了後、
スタックメモリ退避しておいた内容を呼び出して、メイ
ンルーチンへ戻る。このスタックメモリへの退避及び呼
び出しの実施により、メインルーチンによるプログラム
の実行を続行することが可能となっている。このスタッ
クメモリは一般的に書込み・読出し可能なメモリであり
、プログラムメモリと同一のアドレス空間上に割付けら
れている。

スタックメモリをどのアドレス空間上に割付けるかは、
一般的にプログラムにて設定可能であり、スタックポイ
ンタと呼ばれるレジスタにアドレスデータが格納される
。

第２図は従来のスタックメモリ制御回路の図である。

１は上記のアドレスデータを格納しておく為のスタック
ポインタ、Ａはスタックポインタ１のアドレスを指定す
るアドレスデータである。２は書込み・読出しが可能な
メモリで、プログラムメモリ２１とスタックメモリ２２
が割付けられる。３はメモリ２の書込み・読出しを制御
する書込み・読出し制御部で、書込み・読出し制御線Ｅ
によってメモリ２を制御する。

スタックポインタ１は、スタックメモリ２２が使用され
る前にスタックメモリ２２のアドレスを設定して、メモ
リ２に対して、メモリアドレスＤを送出する。メインル
ーチンから割込処理やサブルーチン処理へ移行する際は
、メインルーチンへの戻り先番地やメインルーチン実行
時のシステム情報は、退避命令によってスタックメモリ
２２に格納され、同時にスタックポインタカウントダウ
ン信号Ｃをカウントダウン端子ＤＯＷＮに受けて、スタ
ックポインタ１内のアドレスデータは減算され、常に新
たなアドレスデータを格納可能なデータとなる。また割
込処理やサブルーチン処理からメインルーチンへ戻る場
合は、メインルーチンへの戻り先番地やメインルーチン
実行時のシステム情報を呼出し命令によってスタックメ
モリ２２から呼出し、同時にスタックポインタカウント
アツプ信号Ｂをカウントアツプ端子ＵＰに受けて、スタ
ックポインタ１内のアドレスデータは加算され、割込処
理やサブルーチン処理へ移行するＩｎ前の状態に戻る。

（発明が解決しようとする問題点） しかしながら、上記のスタックメモリはプログラムメモ
リと同一のアドレス空間上にあって、スタックメモリの
アドレス位置を示すスタックポインタ内のアドレスデー
タはプログラムの実行によって減算及び加算される為に
、プログラム制御の誤りによって、本来スタックメモリ
内に退避すべきメインルーチンへの戻り先番地やシステ
ム情報が、プログラム又はプログラムに必要なデータを
格納するプログラムメモリに格納されてしまう事があっ
た。その結果プログラムやプログラムに必要なデータが
破壊されてプログラムが誤動作し、暴走してしまう事が
あった。

本発明はスタックメモリ制御の誤りによってプログラム
の各データが破壊されるという問題点を除去し、信頼性
の高い装置を提供することを目的とする。

（問題点を解決するための手段） 本発明は、前記問題点を解決するために、メインルーチ
ンから割込み処理あるいはサブルーチン処理へ移行する
際にメインルーチンへの戻り番地あるいはメインルーチ
ン実行時のシステム情報を退避させておくためのスタッ
クメモリを有するコンピュータにおいて、スタックメモ
リに順次書込みさせる退避命令とスタックメモリから順
次読出しさせる呼出し命令とを各命令コードの中から選
択する命令選択回路と、前記書込みあるいは読み出しに
よるスタックメモリ内のアドレスデータ格納量を設定し
該規定量を越えて前記退避命令あるいは呼出し命令があ
ったことを検知して上位の演算処理回路に通知する格納
量管理回路とによって構成した。

（作　用） 本発明によれば、退避命令あるいは呼出し命令によって
スタックメモリに書込みあるいは読出しされると、格納
量管理回路よってその格納量が管理され、そして該格納
量の規定値を越えて更に退避命令あるいは呼出命令によ
り書込みあるいは読出しを行おうとすると、規定の格納
量を越えて該各命令があったことが上位の演算処理回路
に通知される。

（実施例） 第１図は本発明の一実施例を示すスタックメモリ制御回
路である。

同図において、２は第２図におけると同一のメモリで、
プログラム又はプログラムに必要なデータが格納される
プログラムメモリ２１と、メインルーチンから割込処理
やサブルーチン処理へ移行する際に、メインルーチンへ
の戻り先番地や、メインルーチン実行時のシステム情報
を退避させておくスタックメモリ２２からなる。Ｄは第
２図におけると同一のメモリアドレスである。３は第２
図におけると同一の書込み・読出し制御部である。

メモリ２は、メモリアドレス信号線りによってアドレス
が設定され、書込み・読出し制御部３から送出されるメ
モリ書込み・読出し制御線Ｅによって、書込み・読出し
制御される。

４は命令選択回路としての命令デコードで回路で、命令
コードＦを受けてスタックメモリに対する退避命令又は
呼出し命令をデコードし、退避命令が入力された時には
退避信号Ｇを出力し、呼出し命令が入力された時には呼
出し信号Ｈを出力する。

５は格納量管理回路としてのアップ・ダウンカウンタで
、スタックメモリ２２に対する規定のデータ格納量がデ
ータバスＩから入力され、命令デコード部４からの退避
信号Ｇをカウントダウン端子ＤＯＷＮに受ける毎に前記
データ格納量を減算し、あるいは呼出し信号Ｈをカウン
トアツプ端子ｕｐに受ける毎に加算する。そして前記減
算の結果、０となったときに更に退避信号Ｇを受けると
、借り（Ｂｏｒｒｏｗ）信号Ｊを出力し、前記加算の結
果、前記規定のデータ格納量となったときに更に呼出信
号Ｈを受けると、桁上げ（Ｃａｒｒｙ　）信号Ｋを出力
する。６はオアゲート、７はフリップフロップで、フリ
ップフロップ７はＢｏｒｒｏｗ信号ＪまたはＣａｒｒｙ
信号Ｋが出力されるとセットされて、割込信号を上位の
演算処理装置（（ＣＰＵ）図示せず）に出力する。

つぎに第１図の回路の動作を説明する。

第３図は第１図の回路の動作を示すフローチャートであ
る。

アップ・ダウンカウンタ５には、データバスＩにより、
スタックメモリ２２に対する規定のデータ格納量が設定
される（ステップＳＬ）。命令コードＦが退避命令であ
ると（Ｓ２　）　、命令デコード部４は退避信号Ｇを出
力し、アップ・ダウンカウンタ５は減算され（Ｓ３　）
　、これが０となり、更に退避信号Ｇを受けるとＢｏｒ
ｒｏｗ信号が出力され（Ｓ４　）　、フリップフロップ
７がセットされて、上位の演算処理装置（ＣＰＵ）に通
知される（Ｓ５）。なお、フリップフロップ７は演算処
理装置（ＣＰＵ）による当該割込処理が終了するとリセ
ットされる。

命令コードＦが呼出し命令であると（Ｓ６）、命令デコ
ード部４は呼出し命令Ｈを出力し、アップ・ダウンカウ
ンタ５は加算され（Ｓ７　）　、これが前記規定のデー
タ格納量となり、更に呼出し信号Ｈを受けるとＣａｒｒ
ｙ信号が出力され（Ｓ８）、フリップフロップがセット
されて演算処理装置（ＣＰＵ）に通知される（Ｓ５）。

このようにして演算処理装置（ＣＰＵ）は、スタックメ
モリ２２に対して規定を越えたデータが書込み又は呼出
しされようとしたことを知ることができる。

なお命令コードＦが退避命令及び呼出し命令あるいは他
の命令でないときなどにおいては各命令コードを待ち（
Ｓ２．Ｓ８．Ｓ９）、そして他の命令コードのときは当
該他の命令を実行する（Ｓ１０）とともに各命令を待つ
。

（発明の効果） 以上説明したように、本発明によれば、スタックメモリ
内に規定を越えてアドレスデータが書込みあるいは呼び
出しされようとしたときは格納量管理回路によって上位
の演算処理装置に通知されるようにしたので、演算処理
装置がこれに対処することによってプログラムのデータ
の破壊を防止し得る。

【図面の簡単な説明】

第１図は本発明の実施例を示すスタックメモリ制御回路
図、第２図は従来のスタックメモリ制御回路図、第３図
は第１図の回路の動作のフローチャートである。 ４・・・命令デコード部　（命令選択回路）５・・・ア
ップ・ダウンカウンタ （格納量管理回路） ２２・・・スタックメモリ

Claims (1)

1. 【特許請求の範囲】 メインルーチンから割込み処理あるいはサブルーチン処
   理へ移行する際にメインルーチンへの戻り番地あるいは
   メインルーチン実行時のシステム情報を退避させておく
   ためのスタックメモリを有するコンピュータにおいて、 スタックメモリに順次書込みさせる退避命令とスタック
   メモリから順次読出しさせる呼出し命令とを各命令コー
   ドの中から選択する命令選択回路と、 前記書込みあるいは読み出しによるスタックメモリ内の
   アドレスデータ格納量を規定し該規の格納定量を越えて
   前記退避命令あるいは呼出し命令があったことを検知し
   て上位の演算処理回路に通知する格納量管理回路とを設
   けてなる スタックメモリの制御回路。