JPS63224255A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） ゛　本発明は半導体装置およびその製造方法に関する。

（従来の技術） 従来、ＭＯＳ型半導体装置のゲート電極層としては微細
加工の観点からポリシリコン層が広く用いられていた。

しかし、ポリシリコン層のシート抵抗は３０オ一ム／四
程度が限界であるため、高速動作性に問題があった。そ
こで、シート抵抗を減少させて高速動作性を向上させる
ために、近年、モリブデンシリサイドやタングステンシ
リサイトドが採用されている。しかし、これらシリサイ
ドがゲート酸化膜１−に直接堆積されている場合には、
シリサイドとシリコンとの仕事関数の差に起因するしき
い値制御の困難性やシリサイドとゲート酸化膜と間の反
応に起因するゲート電極層の耐圧劣化という問題点があ
った。そこで、この点を改良したゲート電極の構造とし
てゲート酸化膜とシリサイド層との間にポリシリコン層
を介挿させた、いわゆるポリサイド構造が知られている
。しかし、タングステンやモリブデンのポリサイド構造
にしてもシート抵抗は３から５オ一ム／口程度であり、
近年の特に高い高速動作性の要請に十分に応じるもので
はなかった。

そこで、本発明者等は１オ一ム／四程度の極めて低いシ
ート抵抗値をしめずチタンシリサイドに着目した。ゲー
ト電極層の構造がヒ素ドープのポリシリコン層（厚さ１
０００オングストローム）とチタンシリサイド層（厚さ
２０００オングストローム）とから成るチタンポリサイ
ドであるときに、９５０℃にて熱処理した後にシート抵
抗を測定したところ、０．９オ一ム／口という満足すべ
き値が得られた。ところが、前記ゲート電極層について
のゲート耐圧を測定したところ、熱処理前には第４図（
Ａ）に示されているように良好であるが・熱処理後には
第４図（Ｂ）に示されているように劣化が甚だしく発生
していることが解った◇同様な減少は、モリブデンポリ
サイドやタングステンポリサイドでは全く認められなか
った。本発明者等の解析によれば、チタンシリサイドの
チタン原子が熱処理中にポリシリコン層中を拡散してゲ
ート酸化膜に到達してゲート酸化膜と局所的に反応し、
ゲート酸化膜の一部が破壊されているものと推定される
。

（発明が解決しようとする問題点） このように従来は、シート抵抗が充分に小さく、しきい
値制御が容易で、熱処理後でもゲート耐圧劣化の無いゲ
ート電極層は無かった。

本発明は、上記事情を考慮してなされたもので、シート
抵抗が充分に小さく、ゲート耐圧劣化の少ないゲート電
極層を有する半導体装置およびその製造方法を提供する
ことを目的とする。

〔発明の構成〕

（問題点を解決するための手段） 」二足目的を達成するため、本発明による半導体装置は
、ゲート電極層を、ゲート酸化膜上に形成されたポリシ
リコン層と、ポリシリコン層上に形成された高融点金属
窒化物層と、高融点金属窒化物層上に形成されたチタン
シリサイド層とで構成したことを特徴とする。

また本発明による半導体装置の製造方法では、ゲート酸
化膜上に先ずポリシリコン層を形成し、次にポリシリコ
ン層上に高融点金属窒化物層を形成し、次に高融点金属
窒化物層上にチタンシリサイド層を形成することにより
ゲート電極層を形成したことを特徴とする。

（作　用） 本発明は以上のような構成であるので、チタンシリサイ
ドのチタン原子が熱処理中にポリシリコン層中を拡散し
てゲート酸化膜に到達することを前記高融点金属窒化物
層が阻止し、チタン原子とゲート酸化膜との局所的な反
応に起因すると推定されるゲート酸化膜の破損を防止す
ることができる。

（実施例） 本発明の一実施例による半導体装置を第１図に示す。半
導体基板１０の表面にチャンネル領域１１を挟んでソー
ス／ドレイン領域１７が形成されている。チャンネル領
域１１の上には約１００オングストロームのゲート酸化
膜１２が形成されている。このゲート酸化膜１２の上に
はゲート電極層１６が形成されている。ゲート電極層１
６はポリシリコン層１３とチタン窒化物層１４とチタン
シリサイド層１５の３つの層で構成されている。

ポリシリコン層１３はゲート酸化膜１２上に約１０００
オングストロームの厚さで直接形成されている。チタン
窒化物層１４はポリシリコン層１３上に約１０００オン
グストロームの厚さで形成されている。チタンシリサイ
ド層１５はチタン窒化物層１４上に約２０００オングス
トロームの厚さで形成されている。さらに半導体基板１
０全体を覆うように酸化物層１８が形成されている。

この酸化物層１８にはコンタクトホールが形成され、ア
ルミニウム配線層１９によりソース／ドレイン領域１７
と電気的な接続がとられている。

このように本実施例による半導体装置はゲート電極層の
ポリシリコン層とチタンシリサイド層１５の間にチタン
窒化物層を設けたので、チタンシリサイド層のチタン原
子がポリシリコン層中を拡散してゲート酸化膜に到達す
るのをチタン窒化物層により阻止することができ、ゲー
ト酸化膜の劣化が防止される。すなわち本実施例の半導
体装置を９５０℃の高温熱処理をした場合でも、第２図
に示すようにゲート耐圧の劣化は認められなかった。ま
た本実施例の半導体装置のゲート電極にはシート抵抗値
が低いチタンシリサイド層を用いているので高速動作が
可能である。したがって本実施例による半導体装置はシ
ート抵抗が低くゲート耐圧劣化がおこらないという利点
がある。

上記実施例ではチタン原子を阻止するためにチタン窒化
物層を用いたが、たとえばタングステンのような他の高
融点金属の窒化物層でもよい。

本発明の一実施例による半導体装置の製造方法を第３図
を用いて説明する。

先ず半導体基板１０を熱酸化し、表面に厚さ約１００オ
ングストロームのゲート酸化膜１６を形成する。さらに
このゲート酸化膜１２上に減圧ＣＶＤ法により厚さ約１
０００オングストロームのポリシリコン層１３を堆積し
、このポリシリコン層１３に砒素をイオン注入法により
ドープする（第３図（Ａ））。

次にチタンターゲットと窒素（Ｎ２）とアルゴン（Ａｒ
）の混合プラズマによる化成スパッタリング法により厚
さ約１０００オングストロームのチタン窒化物層１４を
ポリシリコン層１３上に堆積する。その後、チタンシリ
サイドをターゲットとして直流マグネトロンスパッタリ
ング法によりチタン窒化物層１４上にチタンシリサイド
層１５を約２０００オングストローム堆積する（第３図
（Ｂ））。

次に塩素系ガスを用いた異方性エツチングにより、半導
体基板１０のチャンネル領域１１となるべき領域以外の
部分にあるポリシリコン層１３とチタン窒化物層１４と
チタンシリサイド層１５をエツチングしてゲート電極層
１６を形成する（第３図（Ｃ））。なおゲート電極層１
６を構成するこれらポリシリコン層１３とチタン窒化物
層１４とチタンシリサイド層１５は、異方性エツチング
により容易に微細加工が可能であるという特徴がある。

次に半導体基板１０上に例えばゲート電極層１６をマス
クとするイオン注入等によりチャンネル領域１１を挟む
領域に不純物を添加してソース／ドレイン領域１７とし
ての不純物領域を形成する（第３図（Ｄ））。

次に表面全体に酸化物層１８を形成する。その後、酸化
物層１８にコンタクトホールを形成し、さらにアルミニ
ウム配線層１９を形成してソース／ドレイン領域１７と
の電気的接続をとり、半導体装置を完成させた（第３図
（Ｅ））。

なお上記製造方法で製造した半導体装置を９５０°Ｃの
高温熱処理をした場合でも、前述のようにゲート耐圧の
劣化は認められなかった（第２図）。しかし１０００℃
で高温熱処理をした場合、わずかなゲート耐圧の劣化が
認められた。これに対しては、チタン窒化物層１４の形
成後に約６００℃で熱処理を施し、その後にチタンシリ
サイド層１５を堆積するようにした。するとチタン窒化
物層１４によるチタン原子の拡散移動に対する阻止作用
が増大する結果、チタンシリサイド層１５のゲート耐圧
性が更に向上して１０００℃の熱処理の後でもゲート耐
圧の劣化が全く認められなかった。

又、チタン窒化物層１４によるチタン原子の拡散移動阻
止作用を増大させるための他の方法としては、チタン窒
化物層１４にカーボンをドープする方法がある。カーボ
ンのドープはチタン窒化物１４１４の堆積中にカーボン
を混入させてもよいし、チタン窒化物層１４の堆積後に
カーボンをイオン注入法によりドープしてもよいし、さ
らには、チタンシリサイド層１５の堆積後にカーボンを
イオン注入法によりドープしてもよい。カーボンのドー
プによりチタン原子の拡散移動阻止効果が増大するのは
、未反応チタン原子がカーボンと結合して熱的に安定し
たチタンカーバイドが形成されるためと考えられる。

Ｌ記実施例ではチタン原子を阻止するためにチタン窒化
物層を用いたが、たとえばタングステンのような他の高
融点金属の窒化物層でもよい。

〔発明の効果〕 以上の通り、本発明によれば、ゲート電極層のシート抵
抗が充分に小さく、しきい値制御が容易で、熱処理後で
もゲート耐圧劣化が起きないようにすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例による半導体装置の断面図、
第２図は同半導体装置の高温熱処理後のゲート耐圧特性
を示す図、第３図（Ａ）〜（Ｅ）は本発明の一実施例に
よる半導体装置の製造方法の各工程を示す断面図、第４
図（Ａ）、（Ｂ）はそれぞれ従来の半導体装置の熱処理
前及び熱処理後のゲート耐圧特性を示す図である。 １・・・半導体基板、１１・・・チャンネル領域、１２
・・・ゲート酸化膜、１３・・・ポリシリコン層、１４
・・・チタン窒化物層、１５・・・チタンシリサイド層
、１６・・・ゲート電極層、１７・・・ソース／ドレイ
ン領域、１８・・・酸化物層、１９・・・アルミニウム
配線層。 出願人代理人　　佐　　藤　　−雄 昆　１　図 ”ｔ　ｌｊ　５Ｇ　／Ｊ　Ｅ　（ＭＶ／ｃｍ１色２　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板と、 前記半導体基板上に形成されたゲート酸化膜と、前記ゲ
   ート酸化膜上に形成されたポリシリコン層と、前記ポリ
   シリコン層上に形成された高融点金属窒化物層と、前記
   高融点金属窒化物層上に形成されたチタンシリサイド層
   とを有するゲート電極層と を備えたことを特徴とする半導体装置。 ２、特許請求の範囲第１項記載の半導体装置において、
   前記高融点金属窒化物層は、チタン窒化物層であること
   を特徴とする半導体装置。 ３、特許請求の範囲第１項記載の半導体装置において、
   前記高融点金属窒化物層は、タングステン窒化物層であ
   ることを特徴とする半導体装置。 ４、半導体基板上にゲート酸化膜を形成する第１の工程
   と、 前記ゲート酸化膜上にポリシリコン層を形成する第２の
   工程と、 前記ポリシリコン層上に高融点金属窒化物層を形成する
   第３の工程と、 前記高融点金属窒化物層上にチタンシリサイド層を形成
   する第４の工程と を有することを特徴とする半導体装置の製造方法。 ５、特許請求の範囲第４項記載の半導体装置の製造方法
   において、前記第３の工程の後、前記第４の工程の前に
   熱処理を行う工程を有することを特徴とする半導体装置
   の製造方法。 ６、特許請求の範囲第５項記載の半導体装置の製造方法
   において、前記高融点金属窒化物層に炭素を混入させる
   工程を有することを特徴とする半導体装置の製造方法。 ７、特許請求の範囲第４項乃至第６項のいずれかに記載
   の半導体装置の製造方法において、前記高融点金属窒化
   物層は、チタン窒化物層であることを特徴とする半導体
   装置の製造方法。 ８、特許請求の範囲第４項乃至第６項のいずれかに記載
   の半導体装置の製造方法において、前記高融点金属窒化
   物層は、タングステン窒化物層であることを特徴とする
   半導体装置の製造方法。