JPS63224093A - デ−タ記憶装置 - Google Patents

デ−タ記憶装置

Info

Publication number
JPS63224093A
JPS63224093A JP62058105A JP5810587A JPS63224093A JP S63224093 A JPS63224093 A JP S63224093A JP 62058105 A JP62058105 A JP 62058105A JP 5810587 A JP5810587 A JP 5810587A JP S63224093 A JPS63224093 A JP S63224093A
Authority
JP
Japan
Prior art keywords
data
stored
chain information
word
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62058105A
Other languages
English (en)
Other versions
JPH0795306B2 (ja
Inventor
Yasuo Iijima
康雄 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62058105A priority Critical patent/JPH0795306B2/ja
Priority to US07/164,961 priority patent/US4949240A/en
Priority to FR888803232A priority patent/FR2612317B1/fr
Priority to KR8802642A priority patent/KR910007036B1/ko
Publication of JPS63224093A publication Critical patent/JPS63224093A/ja
Publication of JPH0795306B2 publication Critical patent/JPH0795306B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、たとえばICカードにおいて、そのデータメ
モリに対してデータを記憶するデータ記憶方式に関する
(従来の技術) 最近、新たな携帯可能なデータ記憶媒体として、不揮発
性のデータメモリおよびCPすなどの制御素子を有する
ICチップを内蔵したICカードが開発されている。こ
の種のICカードは、内蔵する制御素子によって内蔵す
るデータメモリをアクセスし、外部装置からの要求に応
じて必要なデータの入出力を行なう。また、データメモ
リは複数のエリアに分割されており、選択的に対象エリ
アとのアクセスを行なうようになっている。
従来、このようなICカードにおいて、データメモリに
対するデータの記憶方式は、アクセスの順にデータを並
べて記憶していた。この方式だと、エリア内に複数のデ
ータが存在していて、ある任意のデータを書換える場合
、書換え前のデータの長さと書換えデータのそれとが一
致していなければならなかった。これは、たとえば前者
のデータ長が後者のデータ長よりも大なる場合には、書
換え対像となるデータとその次のデータとに数バイト(
もしくは敗ワード)の空白が生じてしまい、また小なる
場合には、次のデータ以降をずらして書換えデータが記
憶できるスペースを確保しなければならない。
このような欠点の対策として、記憶しようとする一単位
のデータをワードという概念で複数に分割し、この分割
した各データをそれらに連鎖情報を付加して記憶するこ
とにより、ワードの記憶方式に自由度を持たせる方式が
考えられる。しかし、この場合、分割した各データを記
憶していく際、順次、連鎖情報を同時に付加して記憶す
る方式だと、たとえばデータの全てを記憶し終わる間に
外乱などでICカードへの電源供給が遮断され、システ
ムダウンした場合、システム復帰後、このデータを読出
すと、先に記憶した未完結データの連鎖情報は途中で切
断されているため、不当なデータを読出してしまう恐れ
がある。
(発明が解決しようとする問題点〉 本発明は、上記したように分割した各データを記憶して
いく際、連鎖情報も同時に付加していく方式だと、その
記憶動作中に電源遮断などによりシステムダウンした場
合、システム復帰後、このデータを読出すと不当なデー
タを読出してしまうおそれがあるという問題点を解決す
べくなされたもので、データの記憶動作中に電源遮断な
どによりシステムダウンした場合、その記憶途中のデー
タは無効となり、システム復帰後アクセスしても不当な
データを読出すおそれのないデータ記憶方式を提供する
ことを目的とする。
[発明の構成] (問題点を解決するための手段) 本発明は、記憶媒体に対してデータを記憶するデータ記
憶方式であって、前記データを複数に分割する手段と、
この分割した各データを前記記憶媒体に記憶する手段と
、この分割した各データを記憶する際、その各データの
記憶位置情報を保持する手段と、前記分割された各デー
タが全て正常に記憶されたとき、その各データに前記保
持した記憶位置情報を各データの連鎖情報として付加す
る手段とを具備している。
(作用) 分割された各データが全て正常に記憶された場合にのみ
、その各データにそれぞれ連鎖情報を付加することによ
り、分割された各データの記憶動作中に電源遮断などに
よりシステムダウンした場合、その記憶途中のデータは
まだ連鎖情報が付加されていないので無効となり、シス
テム復帰後アクセスしても不当なデータを読出すおそれ
はなくなる。
(実施例) 以下、本発明の一実施例について図面を参照して説明す
る。
第9図は本発明に係るICカードが適用される、たとえ
ば金融システムあるいはショッピングシステムなどの端
末装置として用いられるカード取扱装置の構成例を示す
ものである。すなわち、この装置は、ICカード1をカ
ードリーダ・ライタ2を介してCPUなどからなるmi
御郡部3接続可能にするとともに、制御部3にキーボー
ド4、CRTディスプレイ装[5、プリンタ6およびフ
ロッピィディスク装置!7を接続して構成される。
第8図はICカード1の構成例を示すもので、制御部と
しての制御素子(たとえばCPU)11、記憶内容が消
去可能な不揮発性のデータメモリ12、プログラムメモ
リ13、およびカードリーダ・ライタ2との電気的接触
を得るためのコンタクト部14によって構成されており
、これらのうち破線内の部分(制御素子11、データメ
モリ12、プログラムメモリ13)は1つのICチップ
で構成されてICカード本体内に埋設されている。プロ
グラムメモリ13は、たとえばマスクROMで構成され
ており、制御素子11の制御プログラムなどを記憶する
ものである。データメモリ12は各種データの記憶に使
用され、たとえばEEPROMで構成されている。
データメモリ12は、たとえば第5図に示すように複数
のエリアに分割されていて、それぞれのエリアにはエリ
ア番号[00,01,・・・]が与えられている。この
うち、エリア[Oo]には、工リア[01,02,・・
・]のそれぞれの先頭アドレス、エリアを分割している
ワード数、およびワードのバイト数がエリア番号に対応
して記憶されている。たとえば、エリア[01]の先頭
アドレスはaaa番地、エリアを分割しているワード数
はWa個、ワードのバイト数はSaSバイトあるといっ
たように対応する。そして、各エリア[01゜02、・
・・]は、ある固定長(Sバイト)を持つワードで分割
されていて、これら各ワードにはワード番号が付与され
ている。なお、ワード番号は、エリアの先頭に位置する
ワードをNJとし、以降順次1づつ増加するヘキサ(H
ex)データにより示される。
第6図はあるエリアにデータを記憶した状態を示してお
り、分割した各データには連鎖情報および識別情報がそ
れぞれ付加されている。、連鎖情報は、以降に続くデー
タが記憶されるワードのワード番号(つまり、以降継続
する分割データの記憶位置情報)が用いられる。識別情
報は、連鎖の先端データであるか否かを規定するもので
、たとえば第7図に示すように1バイト(8ビツト)で
構成されており、そのうち最上位ビット(MSB)を用
いて他はダミーとなっている。すなわち、MSBが“0
″であれば先頭データであることを示し、′1°°であ
ればそれ以外であることを示す。
次に、このような構成において本発明のデータ記憶方式
について詳細に説明する。データメモリ12にデータを
書込む際には、第3図に示すようなフォーマットを持つ
書込み命令データをカードリーダ・ライタ2からICカ
ード1に入力する。
ICカード1では、制御素子11がこの書込み命令デー
タ中に含まれる書込み機能コードを認識し、第1図に示
すフローチャートに基づく書込み処理を実行する。すな
わち、まず入力された書込み命令データ中に含まれるデ
ータ長により書込みデータの総バイト数を!!!!識し
、次にアクセス対象エリア内に全て記憶できかるか否か
を判定する。記憶できなければ、バイト数エラーを意味
する応答データを出力して処理を終了する。記憶できれ
ば、入力された書込み命令データ中に含まれる書込みデ
ータをワードのバイト数ごとに分割し、データメモリ1
2のアクセス対象エリア内にワード単位で順次書込む。
この際、書込んだワードのワード番号を制御素子11内
のRAMに一時保持しておく。そして、分割したデータ
を全て正常に書込んだことを認識したとき、上記RAM
に保持したワード番号を連鎖情報として最後に書込んだ
ワードから順に付加してゆく。この場合、最後に書込ん
だワードの連鎖情報を「0」として、連鎖の終端のデー
タであることを表示し、つぎの連鎖情報以降はRAMに
最後に保持したワード番号から順に割り付ける。そして
、最後に連鎖情報が割り付けられたワードの識別情報の
MSBを“0″にして、連鎖の先端のデータであること
を表示し、正常終了を意味する応答データを出力して処
理を終了する。
ここで、第6図を用いて具体的に説明すると、たとえば
書込みデータをWll、W12.W13と分割し、この
順番でワード番号N、2.3Jの各ワードに順次書込む
。このとき、RAMにワード番号r1,2,3Jがこの
順番で格納される。
次に、データW13の連鎖情報箇所に「0」を付加し、
データW12の連鎖情報箇所には「3」が、データW1
1の連鎖情報箇所には「2」が付加される。そして、最
後に連鎖情報が付加されたワードW11の識別情報のM
SBを“0″とする。
次に、データメモリ12からデータを読出す際には、第
4図に示すようなフォーマットを持つ読出し命令データ
をカードリーダ・ライタ2からICカード1に入力する
。ICカード1では、制御素子11がこの読出し命令デ
ータ中に含まれる読出し機能コードをIIIし、第2図
に示すフローチャートに基づく読出し処理を実行する。
すなわち、まずアクセス対象エリア内の識別情報部を参
照し、MSBが“0”となっているものを見付ける。見
付からなければ、データ未書込みを意味する応答データ
を出力して処理を終了する。見付かれば、次に先頭から
数えて、入力された読出し命令データ中に含まれる読出
し対象データ番号以上110 Nとなっているワードが
あるか否かを見る。
なければ、読出し対象データ番号無しを意味する応答デ
ータを出力して処理を終了する。あれば、読出し対象デ
ータ番号と一致する識別情報のMSBが“0″となり、
ているワードを参照し、そのワード内のデータを読出し
てRAMに一時保持する。次に、対応する連鎖情報によ
り続くデータを持つワードをl!!識し、そのワード内
のデータを読出して先にRAMに保持したデータの後ろ
に付加する。そして、この動作は連鎖情報が「0」とな
っているワードのデータをRAMに保持した時点で終了
し、RAMに保持されたデータを出力して処理を終了す
る。
このように、分割した各データを記憶していく際、各デ
ータに付加する連鎖情報を一時保持しておき、分割され
た各データが全て正常に記憶された場合にのみ、その各
データに上記一時保持しておいた連鎖情報をそれぞれ付
加することにより、分割された各データの記憶動作中に
電源遮断などによりシステムダウンした場合、その記憶
途中のデータはまだ連鎖情報が付加されていないので無
効となり、システム復帰後アクセスしても不当なデータ
を読出すおそれはなくなる。
なお、前記実施例では、ICカードに内蔵されるデータ
メモリに対してデータを記憶する場合について説明した
が、本発明はこれに限定されるものでなく、他の記憶媒
体に対してデータを記憶する場合にも同様に適用できる
[発明の効果] 以上詳述したように本発明によれば、データの記憶動作
中に電源遮断などによりシステムダウンした場合、その
記憶途中のデータは無効となり、システム復帰後アクセ
スしても不当なデータを読出すおそれのないデータ記憶
方式を提供できる。
【図面の簡単な説明】
図は本発明の一実施例を説明するためのもので、第1図
はデータの書込み処理を説明するフローチャート、第2
図はデータの読出し処理を説明するフローチャート、第
3因は書込み命令データのフォーマット例を示す図、第
4図は読出し命令データのフォーマット例を示す図、第
5図はデータメモリの構成を示す図、第6図はエリアに
データを記憶した状態を示す茜、第7図は識別情報の構
成を示す図、第8図はICカードの構成を示すブロック
図、第9図はカード取扱装置の構成を示すブロック図で
ある。 1・・・・・・ICカード、2・・・・・・カードリー
ダ・ライタ、11・・・・・・制御素子(111111
0部)、12・・・・・・データメモリ(記憶媒体)、
13・・・・・・プログラムメモリ。 出願人代理人 弁理士 鈴江武彦 第4図 第 5 図 第6図 第7図 第8図 第9図

Claims (2)

    【特許請求の範囲】
  1. (1)記憶媒体に対してデータを記憶するデータ記憶方
    式であって、前記データを複数に分割する手段と、この
    分割した各データを前記記憶媒体に記憶する手段と、こ
    の分割した各データを記憶する際、その各データの記憶
    位置情報を保持する手段と、前記分割された各データが
    全て正常に記憶されたとき、その各データに前記保持し
    た記憶位置情報を各データの連鎖情報として付加する手
    段とを具備したことを特徴とするデータ記憶方式。
  2. (2)前記記憶媒体はICカード内に設けられるデータ
    メモリであることを特徴とする特許請求の範囲第1項記
    載のデータ記憶方式。
JP62058105A 1987-03-13 1987-03-13 デ−タ記憶装置 Expired - Lifetime JPH0795306B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62058105A JPH0795306B2 (ja) 1987-03-13 1987-03-13 デ−タ記憶装置
US07/164,961 US4949240A (en) 1987-03-13 1988-03-07 Data storage system having circuitry for dividing received data into sequential wards each stored in storage region identified by chain data
FR888803232A FR2612317B1 (fr) 1987-03-13 1988-03-11 Systeme de memorisation de donnees, du type support d'enregistrement de donnees portatif
KR8802642A KR910007036B1 (en) 1987-03-13 1988-03-12 Data storage system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62058105A JPH0795306B2 (ja) 1987-03-13 1987-03-13 デ−タ記憶装置

Publications (2)

Publication Number Publication Date
JPS63224093A true JPS63224093A (ja) 1988-09-19
JPH0795306B2 JPH0795306B2 (ja) 1995-10-11

Family

ID=13074681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62058105A Expired - Lifetime JPH0795306B2 (ja) 1987-03-13 1987-03-13 デ−タ記憶装置

Country Status (1)

Country Link
JP (1) JPH0795306B2 (ja)

Also Published As

Publication number Publication date
JPH0795306B2 (ja) 1995-10-11

Similar Documents

Publication Publication Date Title
KR900008768B1 (ko) 휴대할 수 있는 전자장치
JPS63788A (ja) Icカード
JPH0758500B2 (ja) 携帯可能電子装置
US4949240A (en) Data storage system having circuitry for dividing received data into sequential wards each stored in storage region identified by chain data
JPS62190584A (ja) 携帯可能電子装置
JP3923546B2 (ja) Icカード
JP3471842B2 (ja) データ管理装置、データ記憶装置およびデータ管理方法
JPS63224093A (ja) デ−タ記憶装置
JP3130588B2 (ja) 記憶媒体
JP2538906B2 (ja) Icカ―ド
JPH0435780B2 (ja)
JP3195122B2 (ja) Icカードに与える命令フォーマットのチェック方法
JP2538907B2 (ja) Icカ―ド
JPH026115B2 (ja)
JP3168572B2 (ja) Cpu暴走検知機能付きicカード
JPS63145582A (ja) Icカード
US20040073744A1 (en) Method for the secure updating data areas in non volatile memory, device to perform such a method
JP2598056B2 (ja) 携帯可能電子装置
JP2609645B2 (ja) 携帯可能電子装置
JPS63200399A (ja) デ−タ処理システム
JPS603081A (ja) Icカ−ド
JPS61241888A (ja) 携帯可能媒体
JPS60207989A (ja) 電子装置の記録方式
JPH01220083A (ja) 携帯可能電子装置
JPS63239582A (ja) 携帯可能電子装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term