JPS63223829A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS63223829A JPS63223829A JP5706787A JP5706787A JPS63223829A JP S63223829 A JPS63223829 A JP S63223829A JP 5706787 A JP5706787 A JP 5706787A JP 5706787 A JP5706787 A JP 5706787A JP S63223829 A JPS63223829 A JP S63223829A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- result
- control information
- address
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 6
- 238000012790 confirmation Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000007792 addition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は情報処理装置に関し、特に情報の記憶部への格
納動作を制御する情報処理装置に関する。
納動作を制御する情報処理装置に関する。
従来技術
従来、この種の情報処理装置は、情報を記憶する記憶部
と、この記憶部から取出された情報の演算を実行する演
算実行部と、命令を解読する命令解読部と、この命令解
読部での解読結果にもとづいて記憶部および演算実行部
に対する動作に必要な制御信号およびアドレス情報を生
成する命令処理制御部とを備えている。
と、この記憶部から取出された情報の演算を実行する演
算実行部と、命令を解読する命令解読部と、この命令解
読部での解読結果にもとづいて記憶部および演算実行部
に対する動作に必要な制御信号およびアドレス情報を生
成する命令処理制御部とを備えている。
このような情報処理装置において、第２図に示すプログ
ラムで処理を行うとき、従来は以下のような動作で行わ
れている。
ラムで処理を行うとき、従来は以下のような動作で行わ
れている。
第２図および第３図を参照すると、２つのロード（Ｌｏ
ａｄ）命令で被演算データが記憶部から読出され、演算
実行部にあるレジスタＳ１０およびＳ１１にセットされ
る。その確定時点で乗９３１０：Ｃ３１１の演Ｒ（Ｍｕ
ρ）が開始され、この演算に必要な時間経過後、この演
算結果がレジスタ８１２にセットされる。次に、このレ
ジスタ３１２へのセット確定を待って、この演算結果の
格納（Ｓｔｏｒｅ ）命令が実行され、その後インデッ
クスレジスタＳＯおよびＳｌの更新命令が実行されルー
プ１回分の処理を完了する。
ａｄ）命令で被演算データが記憶部から読出され、演算
実行部にあるレジスタＳ１０およびＳ１１にセットされ
る。その確定時点で乗９３１０：Ｃ３１１の演Ｒ（Ｍｕ
ρ）が開始され、この演算に必要な時間経過後、この演
算結果がレジスタ８１２にセットされる。次に、このレ
ジスタ３１２へのセット確定を待って、この演算結果の
格納（Ｓｔｏｒｅ ）命令が実行され、その後インデッ
クスレジスタＳＯおよびＳｌの更新命令が実行されルー
プ１回分の処理を完了する。
このような動作において、演算実行部による演算結果の
記憶部への格納の際に、該格納（Ｓｔｏｒｅ ）命令実
行時に格納されるべき演算結果が未確定の場合に、該演
算結果が確定するまで対応する格納（ｓｔｏｒｅ ＞命
令の実行を命令制御部で待たせるよう制御している。こ
のため、この格納（Ｓｔｏｒｅ ）命令の次に実行すべ
き命令、例えば加算（Ａｄｄ）命令が、先行する格納（
Ｓｔｏｒｅ ）命令と無関係に直ちに実行できる命令で
あるとしても、当該格納（Ｓｔｏｒｅ ）命令が実行に
移されるまで実行できない。従って、格納（Ｓｔｏｒｅ
）命令で格納されるべき演算結果を演算する命令の実
行時間が長い場合には、命令処理効率を著しく悪化させ
るという欠点がある。
記憶部への格納の際に、該格納（Ｓｔｏｒｅ ）命令実
行時に格納されるべき演算結果が未確定の場合に、該演
算結果が確定するまで対応する格納（ｓｔｏｒｅ ＞命
令の実行を命令制御部で待たせるよう制御している。こ
のため、この格納（Ｓｔｏｒｅ ）命令の次に実行すべ
き命令、例えば加算（Ａｄｄ）命令が、先行する格納（
Ｓｔｏｒｅ ）命令と無関係に直ちに実行できる命令で
あるとしても、当該格納（Ｓｔｏｒｅ ）命令が実行に
移されるまで実行できない。従って、格納（Ｓｔｏｒｅ
）命令で格納されるべき演算結果を演算する命令の実
行時間が長い場合には、命令処理効率を著しく悪化させ
るという欠点がある。
１班匁１道
本発明の目的は、演算結果確定持ちを命令制御部で行わ
ず後続の命令を実行させることによりシステム全体とし
ての処理の高速化を実現した情報処理装置を提供するこ
とにある。
ず後続の命令を実行させることによりシステム全体とし
ての処理の高速化を実現した情報処理装置を提供するこ
とにある。
発明の構成
本発明の情報処理装置は、演算結果を記憶部へ格納する
際未確定の演算結果格納処理に必要なアドレスおよび制
御情報を保持する保持手段と、この保持手段に保持され
ている前記アドレスおよび制御情報に対応する演算結果
の確定を検出する検出手段と、この検出手段からの検出
結果に応答して、確定済演篩結果に対応する演算結果確
定アドレスおよび制御情報を前記保持手段から１１ａ記
記憶部に、対応する演０結渠とともに送出する手段とを
含むことを特徴としている。
際未確定の演算結果格納処理に必要なアドレスおよび制
御情報を保持する保持手段と、この保持手段に保持され
ている前記アドレスおよび制御情報に対応する演算結果
の確定を検出する検出手段と、この検出手段からの検出
結果に応答して、確定済演篩結果に対応する演算結果確
定アドレスおよび制御情報を前記保持手段から１１ａ記
記憶部に、対応する演０結渠とともに送出する手段とを
含むことを特徴としている。
実施例
次に、本発明について図面を参照して説明ｌる。
第１図を参照すると、本発明に適用されるシステムは、
命令、被演算データ、演算結果データ等の情報を格納す
る記憶部１と、演算実行部２と、この記憶部１から読出
された命令を解読し、解読結果である制御情報およびア
ドレスを記憶部１および演算実行部２に送出する命令制
御部３とを備えている。
命令、被演算データ、演算結果データ等の情報を格納す
る記憶部１と、演算実行部２と、この記憶部１から読出
された命令を解読し、解読結果である制御情報およびア
ドレスを記憶部１および演算実行部２に送出する命令制
御部３とを備えている。
演算実行部２は演算に必要なデータを一時格納したり、
演算途中結果を格納する作業エリアとして使用する複数
の、例えばＳＯ〜５１２７で示す１２８個のレジスタ群
２１と、加減乗除、論理およびシフト等の演算を実行す
る演算器群２２とを備え、命令制御部３からの指示によ
り記憶部１から被演算データを読出し、レジスタ群２１
にセットして演算を実行し、演算結果をレジスタ群２１
を介して記憶部１に送出する。
演算途中結果を格納する作業エリアとして使用する複数
の、例えばＳＯ〜５１２７で示す１２８個のレジスタ群
２１と、加減乗除、論理およびシフト等の演算を実行す
る演算器群２２とを備え、命令制御部３からの指示によ
り記憶部１から被演算データを読出し、レジスタ群２１
にセットして演算を実行し、演算結果をレジスタ群２１
を介して記憶部１に送出する。
命令制御部３は記憶部１から読出された命令にもとづい
て記憶部１をアクセスするためのアドレスを生成するア
ドレス生成部７および配憶部１から読出された命令を解
読し制御情報を生成する命令解読部４を有する。本発明
の特徴の１つは命令制御部が演算命令制御部５と記憶部
アクセス命令制御部６とに分かれていることである。
て記憶部１をアクセスするためのアドレスを生成するア
ドレス生成部７および配憶部１から読出された命令を解
読し制御情報を生成する命令解読部４を有する。本発明
の特徴の１つは命令制御部が演算命令制御部５と記憶部
アクセス命令制御部６とに分かれていることである。
演算命令制御部５は命令解読部４からの制御情報で演算
に必要なデータを演算実行部２内のレジスタ群２１から
読出して演算器群２２に送出したり、演算器群２２に対
し演算起動の指示を出し、該演算の実行状態を監視し演
算結果確定の情報を他機能部へ送出する。記憶部アクセ
ス命令制御部６は命令解読部４からの制御情報をもとに
、特に記憶部１をアクレスする命令関係の制御情報を送
出する。
に必要なデータを演算実行部２内のレジスタ群２１から
読出して演算器群２２に送出したり、演算器群２２に対
し演算起動の指示を出し、該演算の実行状態を監視し演
算結果確定の情報を他機能部へ送出する。記憶部アクセ
ス命令制御部６は命令解読部４からの制御情報をもとに
、特に記憶部１をアクレスする命令関係の制御情報を送
出する。
本発明の他の１つの特徴は、ストアコントロールスタッ
ク８を有することである。このストアコントロールスタ
ック８は、ある演算の結果を記憶部１へ格納する命令毎
に必要な制御情報およびアドレス情報を一時記憶するた
めのレジスタ群８１と・、演算命令制御部５からの演算
結果確定情報を参照して演算結果格納命令が格納対象と
している演算結果が未確定の場合に該演算結果が確定す
るまで該格納命令が必要としている制御情報およびアド
レス情報を一時記憶しておき、演算命令制御部５で該当
演算が完了し、演算結果が確定したことが検出されると
、それに対応する格納命令に必要な情報を制御アドレス
情報一時記憶レジスタ群から選択して該演算結果データ
に必わせて記憶部１へ送出するセレクタ８２とを有する
。
ク８を有することである。このストアコントロールスタ
ック８は、ある演算の結果を記憶部１へ格納する命令毎
に必要な制御情報およびアドレス情報を一時記憶するた
めのレジスタ群８１と・、演算命令制御部５からの演算
結果確定情報を参照して演算結果格納命令が格納対象と
している演算結果が未確定の場合に該演算結果が確定す
るまで該格納命令が必要としている制御情報およびアド
レス情報を一時記憶しておき、演算命令制御部５で該当
演算が完了し、演算結果が確定したことが検出されると
、それに対応する格納命令に必要な情報を制御アドレス
情報一時記憶レジスタ群から選択して該演算結果データ
に必わせて記憶部１へ送出するセレクタ８２とを有する
。
次に従来技術の説明で使用した第２図の例を用いて本発
明の一実施例の動作について第４図を参照して説明する
。
明の一実施例の動作について第４図を参照して説明する
。
第１図、第２図および第４図を参照すると、第１回ルー
プ動作（Ｌｏｏｐｌ ）の２つのロード（Ｌｏａｄ）命
令により演算実行部２内にあるレジスタ８１０および８
１１に被演算データがセットされる。時刻５に両データ
のレジスタＳ１０および８１１に対するセットが確定し
、レジスタＳ１０およびＳ１１の内容を乗算しレジスタ
８１２に格納する演算が開始される。
プ動作（Ｌｏｏｐｌ ）の２つのロード（Ｌｏａｄ）命
令により演算実行部２内にあるレジスタ８１０および８
１１に被演算データがセットされる。時刻５に両データ
のレジスタＳ１０および８１１に対するセットが確定し
、レジスタＳ１０およびＳ１１の内容を乗算しレジスタ
８１２に格納する演算が開始される。
次に格納（ｓｔｏｒｅ ）命令が与えられた時刻６では
格納すべき演算結果のレジスタＳ１２へのセットが確定
していないため、この時点が格納動作を開始するのでは
なく、該格納動作に必要な制御情報およびアドレス情報
をストアコントロールスタック８のレジスタ群８１にあ
るスタック＃０（ＳＣＳｔＯ）に登録しておく。
格納すべき演算結果のレジスタＳ１２へのセットが確定
していないため、この時点が格納動作を開始するのでは
なく、該格納動作に必要な制御情報およびアドレス情報
をストアコントロールスタック８のレジスタ群８１にあ
るスタック＃０（ＳＣＳｔＯ）に登録しておく。
時刻７以降あたかもストア（５ｔｏｒｅ ）命令が実行
された場合のように待ち合せなしで後続の加算（Ａｄｄ
） 、乗１ｉ（Ｍｕρ）、および分岐（Ｊｕｍｐ ）
の各命令が順次実行され、ざらに第２回ループ動作（Ｌ
ＯＯＤ２ ＞に入ってロード（Ｌｏａｄ） 、 ロード
（１０ａｄ）の各命令処理が進められて行く。時刻１８
で第１回ループ動作（Ｌｏｏｐｌ ）の乗算命令（Ｈｕ
ｊｊ Ｓ１２←５１０−３１１ ）の実行完了が演算
命令制御部５で検出されると、時刻６でレジスタ群８１
にあるＳＣ８＃Ｏに一時記憶しておいた演算結果格納に
必要な制御情報およびアドレス情報がＳＣ８＃Ｏから取
出され、演算結果とともに記憶部１へ送出される。第２
回ループ動作（Ｌｏｏｐ２ ）以降も同様の動作がなさ
れる。
された場合のように待ち合せなしで後続の加算（Ａｄｄ
） 、乗１ｉ（Ｍｕρ）、および分岐（Ｊｕｍｐ ）
の各命令が順次実行され、ざらに第２回ループ動作（Ｌ
ＯＯＤ２ ＞に入ってロード（Ｌｏａｄ） 、 ロード
（１０ａｄ）の各命令処理が進められて行く。時刻１８
で第１回ループ動作（Ｌｏｏｐｌ ）の乗算命令（Ｈｕ
ｊｊ Ｓ１２←５１０−３１１ ）の実行完了が演算
命令制御部５で検出されると、時刻６でレジスタ群８１
にあるＳＣ８＃Ｏに一時記憶しておいた演算結果格納に
必要な制御情報およびアドレス情報がＳＣ８＃Ｏから取
出され、演算結果とともに記憶部１へ送出される。第２
回ループ動作（Ｌｏｏｐ２ ）以降も同様の動作がなさ
れる。
また、ある演算結果格納動作のための制御情報およびア
ドレス情報がストアコントロールスタック８から出ない
間に次の演算結果格納命令が来て同様に対応する演算が
確定していない場合には、前述した動作と同様にして、
ストアコントロールスタック８内のレジスタ群８１の別
のレジスタに該格納命令の制御情報およびアドレス情報
を一時記憶するように動作する。
ドレス情報がストアコントロールスタック８から出ない
間に次の演算結果格納命令が来て同様に対応する演算が
確定していない場合には、前述した動作と同様にして、
ストアコントロールスタック８内のレジスタ群８１の別
のレジスタに該格納命令の制御情報およびアドレス情報
を一時記憶するように動作する。
このようにしてストアコントロールスタック８に次々と
情報を格納していくと、レジスタ群８１が一杯になる状
況が発生する可能性があるが、一定時間経過すると該当
演算結果が確定してレジスタ群８１が開放されるために
、演算各群２２の実行時間を考慮したある適当なレジス
タ数を設定すると、レジスタ群８１が一杯で処理が止る
という状況は避けることができることになる。
情報を格納していくと、レジスタ群８１が一杯になる状
況が発生する可能性があるが、一定時間経過すると該当
演算結果が確定してレジスタ群８１が開放されるために
、演算各群２２の実行時間を考慮したある適当なレジス
タ数を設定すると、レジスタ群８１が一杯で処理が止る
という状況は避けることができることになる。
発明の詳細
な説明したように本発明によれば、演算結果を後続の命
令で記憶部へ格納する際、該演算の実行時間が長く、格
納命令を実行するタイミングで演算結果が確定しない場
合、該演算結果格納命令を命令制御部で持たせるのでは
なく、該格納動作に必要なアドレス及び制御情報を演算
結果確定時まで一時記憶させると同時に命令制御部を開
放することにより、後続の命令を実行し、一時記憶した
格納命令に対応する演算命令の演算結果が確定した時点
で一時記憶していた制御情報をもとに該格納命令を実行
するようにすることにより、命令実行の無駄な持ら合せ
を減少させ効率よい処理を実現できるという効果がある
。
令で記憶部へ格納する際、該演算の実行時間が長く、格
納命令を実行するタイミングで演算結果が確定しない場
合、該演算結果格納命令を命令制御部で持たせるのでは
なく、該格納動作に必要なアドレス及び制御情報を演算
結果確定時まで一時記憶させると同時に命令制御部を開
放することにより、後続の命令を実行し、一時記憶した
格納命令に対応する演算命令の演算結果が確定した時点
で一時記憶していた制御情報をもとに該格納命令を実行
するようにすることにより、命令実行の無駄な持ら合せ
を減少させ効率よい処理を実現できるという効果がある
。
第１図は本発明の一実施例を含むシステムを示す図、第
２図は演算処理動作υｊ御のためのプログラムの例を示
す図、第３図は従来技術の動作を説明するための図、第
４図は本発明の詳細な説明するための図である。 主要部分の符号の説明 １・・・・・・記憶部 ２・・・・・・演算実行部 ３・・・・・・命令制御部 ４・・・・・・命令解読部 ５・・・・・・演算命令制御部 ６・・・・・・記憶部アクセス命令制御部７・・・・・
・アドレス生成部
２図は演算処理動作υｊ御のためのプログラムの例を示
す図、第３図は従来技術の動作を説明するための図、第
４図は本発明の詳細な説明するための図である。 主要部分の符号の説明 １・・・・・・記憶部 ２・・・・・・演算実行部 ３・・・・・・命令制御部 ４・・・・・・命令解読部 ５・・・・・・演算命令制御部 ６・・・・・・記憶部アクセス命令制御部７・・・・・
・アドレス生成部
Claims (1)
- 演算結果を記憶部へ格納する際、未確定の演算結果格納
処理に必要なアドレスおよび制御情報を保持する保持手
段と、この保持手段に保持されている前記アドレスおよ
び制御情報に対応する演算結果の確定を検出する検出手
段と、この検出手段からの検出結果に応答して、確定済
演算結果に対応する演算結果格納アドレスおよび制御情
報を前記保持手段から前記記憶部に、対応する演算結果
とともに送出する手段とを含むことを特徴とする情報処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62057067A JPH0769823B2 (ja) | 1987-03-12 | 1987-03-12 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62057067A JPH0769823B2 (ja) | 1987-03-12 | 1987-03-12 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63223829A true JPS63223829A (ja) | 1988-09-19 |
| JPH0769823B2 JPH0769823B2 (ja) | 1995-07-31 |
Family
ID=13045100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62057067A Expired - Lifetime JPH0769823B2 (ja) | 1987-03-12 | 1987-03-12 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0769823B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02197961A (ja) * | 1989-01-27 | 1990-08-06 | Koufu Nippon Denki Kk | 情報処理装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5099045A (ja) * | 1973-12-28 | 1975-08-06 | ||
| JPS52130249A (en) * | 1976-04-26 | 1977-11-01 | Hitachi Ltd | Register write-in system |
-
1987
- 1987-03-12 JP JP62057067A patent/JPH0769823B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5099045A (ja) * | 1973-12-28 | 1975-08-06 | ||
| JPS52130249A (en) * | 1976-04-26 | 1977-11-01 | Hitachi Ltd | Register write-in system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02197961A (ja) * | 1989-01-27 | 1990-08-06 | Koufu Nippon Denki Kk | 情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0769823B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404552A (en) | Pipeline risc processing unit with improved efficiency when handling data dependency | |
| EP0328721B1 (en) | Dynamic multiple instruction stream multiple data multiple pipeline floatingpoint unit | |
| JPH0766329B2 (ja) | 情報処理装置 | |
| JPH06103494B2 (ja) | ベクトル処理装置の制御方式 | |
| JP2531760B2 (ja) | ベクトル処理装置 | |
| JPH06105460B2 (ja) | マルチプロセッサのプロセッサ切換え装置 | |
| US5121488A (en) | Sequence controller of an instruction processing unit for placing said unit in a ready, go, hold, or cancel state | |
| JPH0769821B2 (ja) | 情報処理装置におけるバイパスライン制御方式 | |
| KR940018743A (ko) | 슈퍼스칼라 프로세서 시스템에서 비순차적 명령어의 디스패치 및 실행을 위한 방법 및 시스템 | |
| JPS6142308B2 (ja) | ||
| EP0753810A1 (en) | Computer instruction execution | |
| JPS63223829A (ja) | 情報処理装置 | |
| JPH05241827A (ja) | 命令バッファ制御装置 | |
| JP2795312B2 (ja) | プロセス間通信スケジューリング方式 | |
| JPS6116112B2 (ja) | ||
| JPS6122818B2 (ja) | ||
| JP2880658B2 (ja) | マルチタスクプログラムの暴走検出装置 | |
| KR880001399B1 (ko) | 정보 처리 장치 | |
| JP2853458B2 (ja) | 命令列切り替え方法及びそれを用いた演算プロセッサ | |
| JP2549410B2 (ja) | 主記憶参照順序制御方式 | |
| JPH1011320A (ja) | 計算機等の処理装置におけるｒｏｍプログラムモニタ装置 | |
| JPH052485A (ja) | パイプライン制御方式 | |
| JPH0228724A (ja) | 分岐命令制御方式 | |
| JPH0659916A (ja) | 命令プリフェッチ装置 | |
| EP0248990A2 (en) | A sequence controller and method of an instruction processing unit for placing said unit in a ready, go, hold, or cancel state |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |