JPH0659916A - 命令プリフェッチ装置 - Google Patents

Abstract

(57)【要約】 【目的】 タスクの切り替えの際に命令プリフェッチに
よるオーバーヘッドが発生しない、またハードウェア負
担の少ない命令プリフェッチ装置を提供する。 【構成】 現在実行中タスク用命令プリフェッチキュー
１３と次実行タスク用命令プリフェッチキュー１２命令
の２系統の命令プリフェッチキューから構成されるが、
２系統の命令プリフェッチキューの容量は同じでなく、
現在実行中の命令プリフェッチキューを構成するバイト
数は命令プリフェッチ待ち状態が発生しない容量となっ
ている。また次実行中の命令プリフェッチキューは命令
コードのみをプリフェッチする。プリフェッチ判断部９
は有効ＲＯＭバイト数５の値により、現在実行中タスク
用命令プリフェッチキュー１３がデータバス１７を介し
てＲＯＭデータをフェッチ可能かどうかを判断し、現在
実行中タスク用のＲＯＭコードが十分プリフェッチでき
ていると次実行中タスク用ＰＩＰ１０に対し現在実行中
タスク用ＩＰ出力許可信号１８を出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＲＯＭコードのプリフ
ェッチ動作を行なう命令プリフェッチ装置に関するもの
である。

【０００２】

【従来の技術】従来、複数のタスク（プログラム）を実
行する方法として、ユーザータスク内でオペレーティン
グシステム（以下ＯＳ）に起動をかけ、現在実行中のユ
ーザータスクを一旦停止し、ＯＳの実行により新たなタ
スクを順次実行する方法が考えられている。この場合、
次に実行されるタスクが前もって判明していてもタスク
切り替え後に初めて次に実行するタスクの命令プリフェ
ッチが開始されるため、ＲＯＭコードの命令プリフェッ
チが終了するまでタスクの実行は不可能であることか
ら、タスク実行までにオーバーヘッドが生じていた。

【０００３】この問題点を解決するために同じビット数
で構成された２系統の命令プリフェッチキューを持ち、
現在実行中のタスクの命令プリフェッチキューと次に実
行するタスクの命令プリフェッチキューとに交互に役割
を切り替えていく方法が考えられている。これは一方の
命令プリフェッチキューが現在実行中のタスクの命令プ
リフェッチキューとして使用されている場合は、他方の
命令プリフェッチキューは、次に実行するタスクの命令
プリフェッチキューとして使われ、タスク切り替えが発
生すると現在実行中のタスクの命令プリフェッチキュー
として使用されていた命令プリフェッチキューは次に実
行するタスクの命令プリフェッチキューとして使用さ
れ、次に実行するタスクの命令プリフェッチキューとし
て使用されていた命令プリフェッチキューは現在実行中
のタスクの命令プリフェッチキューとして使用するよう
に構成されており、また、次に実行するタスクの命令プ
リフェッチキューは現在実行中のタスクの命令プリフェ
ッチキューが十分に有効データが格納されている場合は
命令プリフェッチを実行する構成となっていた。しかし
ながら、同じビット数で命令プリフェッチキューを構成
するため、ＲＯＭコード切り出しの配線を含めハードウ
ェアが膨大となり、また有効な命令プリフェッチキュー
バイト数を管理するハードウェア等で２重にハードウェ
ア資源を用意する必要があり、実装が非常に困難であっ
た。

【０００４】

【発明が解決しようとする課題】このような従来の命令
プリフェッチ装置では、現在実行中のタスクから次に実
行するタスクの切り替えの際に命令プリフェッチによる
オーバーヘッドが発生し、また、命令プリフェッチキュ
ーを２重に持つハードウェア構成により、オーバーヘッ
ドを解消することは可能であったがハードウェアの負担
が大きかった。

【０００５】本発明は上記課題を解決するもので、タス
クの切り替えの際に命令プリフェッチによるオーバーヘ
ッドが発生しない、また、ハードウェア負担の少ない命
令プリフェッチ装置を提供することを目的としている。

【０００６】

【課題を解決するための手段】本発明は上記目的を達成
するために、２系統の命令プリフェッチキューを備える
が （１）２系統の命令プリフェッチキューの容量は同じで
なく、現在実行中の命令プリフェッチキューを構成する
ビット数は命令プリフェッチ待ち状態が頻繁に発生しな
いビット数となっている。また次実行中の命令プリフェ
ッチキューは命令コードのみをプリフェッチするビット
数で構成されている。 （２）次実行中の命令プリフェッチキューに対する命令
プリフェッチは現在実行中のタスクが処理されている間
に実行される。

【０００７】

【作用】この構成により、タスク切り替えタイミングで
の命令プリフェッチ待ち状態によるオーバーヘッドが発
生せず、ハードウェア負担が少ない命令プリフェッチ装
置を実現することができる。

【０００８】

【実施例】以下本発明の一実施例について図面を参照し
ながら説明する。

【０００９】図１は本発明の命令プリフェッチ装置の構
成を示した図、図２は本発明の命令プリフェッチ装置が
フェッチする命令の構成を示した図である。

【００１０】まず図１を用いて本発明の命令プリフェッ
チ装置の構成を説明する。ＲＯＭ使用済みバイト数情報
１は命令を解読する命令解読部（図示せず）からの解読
済みのＲＯＭコードのバイト数を示す信号であり、命令
プリフェッチキュー１１内の命令解読部が使用可能なＲ
ＯＭバイト数を示す有効ＲＯＭバイト数５の減算情報と
して加数／減数処理部２に入力され、さらに減算情報が
加算／減算器３が減算できる様に処理されたのち加算／
減算器３に入力される。加算／減算器３の出力は有効Ｒ
ＯＭバイト数５でオペランド解読終了を示すオペランド
解読終了信号４またはオペコード解読終了を示すオペコ
ード解読終了信号６の出力タイミングで保持され、加算
／減算器３に入力されると共に、命令プリフェッチ判断
部９に入力される。このとき有効ＲＯＭバイト数５の最
下位ビットのみがＲＳフリップフロップ７と共にＯＲ回
路８を介して命令プリフェッチ判断部９に入力される。

【００１１】命令プリフェッチ判断部９からは次の実行
タスクが実行を開始するプログラム番地を示す次実行タ
スク用プリフェッチ・インストラクション・ポインタ
（以下次実行タスク用ＰＩＰ）１０に対する出力許可信
号（以下次実行タスク用ＰＩＰ出力許可信号）１８ある
いは現在実行中タスクのプリフェッチ番地を示す現在実
行中タスク用プリフェッチ・インストラクション・ポイ
ンタ（以下現在実行中タスク用ＰＩＰ）１１に対する出
力許可信号（以下現在実行中タスク用ＰＩＰ出力許可信
号）１９が出力されており、次実行タスク用ＰＩＰ出力
許可信号１８はＲＳフリップフロップ７のセット入力、
オペコード解読終了信号６はリセット入力となってい
る。

【００１２】また次実行タスク用ＰＩＰ出力許可信号１
８は次実行タスク用命令プリフェッチキュー１２のデー
タバス１７上のデータの入力許可信号として入力され、
現在実行中タスク用ＰＩＰ出力許可信号１９は現在実行
中タスク用命令プリフェッチキュー１３のデータバス１
７上のデータの入力許可信号として入力されている。次
実行タスク用命令プリフェッチキュー１２と現在実行中
タスク用命令プリフェッチキュー１３のデータはＲＳフ
リップフロップ７の出力を選択信号とする選択回路１４
に入力・選択され命令データとして命令解読部（図示せ
ず）に出力される。現在実行中タスク用命令プリフェッ
チキュー１３内の有効データ量は有効ＲＯＭバイト数５
で示され、また、次実行タスク用命令プリフェッチキュ
ー１２内のデータが有効かどうかはＲＳフリップフロッ
プ７で示される。

【００１３】一方、次実行タスク用ＰＩＰ１０と現在実
行中タスク用ＰＩＰ１１はオペランド解読終了信号４を
シフト信号とするシフト構成になっており、それぞれの
次実行タスク用ＩＰ出力許可信号１８と現在実行中タス
ク用ＩＰ出力許可信号１９の出力許可信号により、アド
レスバス１６にアドレス情報が出力される。現在実行中
タスク用ＰＩＰ１１の下位ビットは有効ＲＯＭバイト数
５のＲＯＭフェッチ動作による加数発生時の加数情報と
して加数／減数処理部２に入力される。

【００１４】本発明の命令の構成は図２に示す様に演算
動作を指示するオペコード部２０と演算データのメモリ
アドレス（レジスタアドレス）あるいは演算データその
ものを示すオペランド部２１から構成されており、命令
解読部（図示せず）に入力され、オペコード部２０の解
読が終了すると図１のオペコード解読終了信号６とオペ
コード部２０を構成するＲＯＭコードのバイト数を示す
図１のＲＯＭ使用済みバイト数情報１を命令解読部が出
力し、またオペランド部２１の解読が終了すると図１の
オペランド解読終了信号４とオペランド部２１を構成す
るＲＯＭコードのバイト数を示す図１のＲＯＭ使用済み
バイト数情報１を命令解読部が出力される。

【００１５】図１において、加数／減数処理部２はＲＯ
Ｍ使用済みバイト数情報１が命令解読部より出力される
と、現在の有効ＲＯＭバイト数５からＲＯＭ使用済みバ
イト数情報１を加算／減算器３を用いて減算するため、
補数処理を行なう。減算結果はＲＯＭ使用済みバイト数
情報１の出力タイミングと同時にオペコード解読終了信
号６またはオペランド解読終了信号４が出力されている
ので、そのタイミングを受けて、有効ＲＯＭバイト数５
で保持される。

【００１６】一方、加数／減数処理部２には現在実行中
タスク用ＰＩＰ１１の下位ビットが入力される。現在実
行中タスク用ＰＩＰ１１はプログラムのプリフェッチ・
アドレスを示しており、命令プリフェッチ判断部９の制
御下でアドレスバス１６にアドレスを出力するとＲＯＭ
コードがデータバス１７を介して現在実行中タスク用命
令プリフェッチキュー１３に入力される。１回の命令プ
リフェッチでどれだけのＲＯＭコードが有効であるかど
うかはデータバス１７を構成するビット幅と現在実行中
タスク用ＰＩＰ１１の値によって決定され、一例とし
て、データバス１７を構成するビット幅が２バイトでか
つ１回の命令プリフェッチ動作で、最大２バイト幅でデ
ータバス１７が駆動されるとし、現在実行中タスク用Ｐ
ＩＰ１１が偶数である（ただし、１バイト毎に１つのア
ドレスが割り当てられているとする）とすると、１回の
命令プリフェッチで２バイトのデータが有効であるのに
対し、現在実行中タスク用ＰＩＰ１１が奇数であるとす
ると、１回の命令プリフェッチで１バイトのデータが有
効となる。

【００１７】この例の場合、現在実行中タスク用ＰＩＰ
１１の最下位のビットのみで命令プリフェッチ動作で１
バイト有効とするのか、２バイト有効とするのか決定さ
れる。すなわち、加数／減数処理部２では現在実行中タ
スク用ＰＩＰ１１による命令プリフェッチ動作が発生し
た場合、現在実行中タスク用ＰＩＰ１１の最下位のビッ
トが“０”のとき２バイト、“１”のとき１バイトの情
報を加算／減算器３に入力し、加算結果は現在実行中タ
スク用命令プリフェッチキュー１３のデータバス１７の
データ取り込みタイミングで有効ＲＯＭバイト数５に保
持される。命令プリフェッチ動作を発生させるかどうか
は命令プリフェッチ判断部９により、有効ＲＯＭバイト
数５の値を判断することで決定される。有効ＲＯＭバイ
ト数５は最下位ビット（ビット位置０）を除き、そのま
ま命令プリフェッチ判断部９に入力される。最下位ビッ
トはＯＲ回路８を介するので、最下位ビットの値が
“１”であればそのまま命令プリフェッチ判断部９に入
力される。命令プリフェッチ判断部９では （１）有効ＲＯＭバイト数５の値により、現在実行中タ
スク用命令プリフェッチキュー１３がデータバス１７を
介してＲＯＭデータをフェッチ可能かどうかを判断す
る。 （２）現在実行中タスク用命令プリフェッチキュー１３
がＲＯＭデータをフェッチ可能であれば現在実行中タス
ク用ＰＩＰ１１に対し現在実行中タスク用ＩＰ出力許可
信号１９を出力する。 （３）現在実行中タスク用命令プリフェッチキュー１３
がＲＯＭデータをフェッチ不可能であれば次実行タスク
用ＰＩＰ１０に対し次実行タスク用ＩＰ出力許可信号１
８を出力する。

【００１８】以上の動作が実行される。一例として、現
在実行中タスク用命令プリフェッチキュー１３が８バイ
トで構成されているとすると、有効ＲＯＭバイト数５は
４ビットで構成される。すなわち、下表（表１）

【００１９】

【表１】

【００２０】のようになり、命令プリフェッチ判断部９
では、データバス１７を構成するビット幅が２バイトで
かつ１回の命令プリフェッチ動作で、最大２バイト幅で
データバス１７が駆動されるとすると、 （１）有効ＲＯＭバイト数５の値が（０１１０）以下で
あれば、現在実行中タスク用ＰＩＰ１１に対し現在実行
中タスク用ＩＰ出力許可信号１９を出力する。 （２）有効ＲＯＭバイト数５の値が（０１１１）以上で
あれば、次実行タスク用ＰＩＰ１０に対し次実行タスク
用ＩＰ出力許可信号１８を出力する。 以上の動作が実際に実行される。

【００２１】次実行タスクに対する命令プリフェッチ動
作が実行された場合、次実行タスク用ＩＰ出力許可信号
１８の出力により、ＲＳフリップフロップ７がセットさ
れる。ＲＳフリップフロップ７は次実行タスク用命令プ
リフェッチキュー１２のデータが有効であるかどうかを
示すフラグであり、“１”のとき有効を示す。すなわ
ち、現在実行中タスク内で次実行タスクに対する命令プ
リフェッチが行なわれるとＲＳフリップフロップ７がセ
ットされる。

【００２２】ここで本例では次実行タスク用命令プリフ
ェッチキュー１２を１バイト構成とした。従って、１回
の命令フェッチで２バイト有効であっても獲得できるＲ
ＯＭデータは１バイトである。タスク切り替えタイミン
グの際に現在実行中タスク内でオペランド解読終了信号
４が出力されると、有効ＲＯＭバイト数５に対してリセ
ット信号として作用し、全て“０”にクリアされる。こ
のとき、ＲＳフリップフロップ７の出力はＯＲ回路８を
介して命令プリフェッチ判断部９に入力される。また、
選択回路１４にも入力され、通常（ＲＳフリップフロッ
プ７の出力が“０”）、現在実行中タスク用命令プリフ
ェッチキュー１３内のＲＯＭデータが選択され命令デー
タ１５として出力されるのが、ＲＳフリップフロップ７
の出力が“１”の場合、次実行タスク用命令プリフェッ
チキュー１２のＲＯＭデータが選択され、命令データ１
５として出力する。

【００２３】ＲＳフリップフロップ７は次実行タスクの
オペコード解読終了信号６によりリセットされ、現在実
行中タスク用命令プリフェッチキュー１３が有効とな
る。ここで次実行タスク用命令プリフェッチキュー１２
と現在実行中タスク用命令プリフェッチキュー１３を構
成するバイト数は異なり、オペコードを構成するバイト
数と同じに次実行タスク用命令プリフェッチキュー１２
は構成され、現在実行中タスク用命令プリフェッチキュ
ー１３は命令実行で命令プリフェッチ待ち状態が発生し
ないバイト数で構成され、本例では次実行タスク用命令
プリフェッチキュー１２を１バイト、現在実行中タスク
用命令プリフェッチキュー１３を８バイトとしたが、現
在実行中タスク用命令プリフェッチキュー１３は命令実
行の際、命令プリフェッチ待ち状態を発生させない様な
バイト構成であれば８バイトに限らない。また、次実行
タスクのオペコード部解読中にオペランド部がプリフェ
ッチ可能であることから、最低オペコード部分の命令プ
リフェッチさえ済んでいれば、命令プリフェッチ待ち状
態は発生しない。現在実行中タスク用ＰＩＰ１１の値は
タスク切り替えタイミングの際に現在実行中タスク内で
オペランド解読終了信号４が出力されると次実行タスク
用ＰＩＰ１０の値が入力され次実行タスクは現在実行中
タスクとして処理される。

【００２４】

【発明の効果】この構成により、現在実行中タスクが処
理を行なっている間に次実行タスクの命令プリフェッチ
動作が実行されるため、タスク切り替えタイミングでの
命令プリフェッチ待ち状態によるオーバーヘッドが発生
しない。このため、システム全体での処理時間を短縮す
ることができる。また、次実行タスクのオペコードのみ
をプリフェッチするハードウェア構成となっているた
め、回路構成も非常に簡単になり、ハードウェア負担が
少ない。

【図面の簡単な説明】

【図１】本発明の命令プリフェッチ装置の構成を示した
図

【図２】本発明の命令プリフェッチ装置がフェッチする
命令の構成を示した図

【符号の説明】

１ ＲＯＭ使用済みバイト数情報 ２ 加数／減数処理部 ３ 加算／減算器 ４ オペランド解読終了信号 ５ 有効ＲＯＭバイト数 ６ オペコード解読終了信号 ７ ＲＳフリップフロップ ８ ＯＲ回路 ９ 命令プリフェッチ判断部 １０ 次実行タスク用ＰＩＰ １１ 現在実行中タスク用ＰＩＰ １２ 次実行タスク用命令プリフェッチキュー １３ 現在実行中タスク用命令プリフェッチキュー １４ 選択回路 １５ 命令データ １６ アドレスバス １７ データバス １８ 次実行タスク用ＩＰ出力許可信号 １９ 現在実行中タスク用ＩＰ出力許可信号 ２０ オペコード部 ２１ オペランド部

Claims (1)

【特許請求の範囲】
1. 【請求項１】２系統の命令プリフェッチキューを備えた
   命令プリフェッチ装置であって、前記２系統の命令プリ
   フェッチキューは異なるビット数により構成され、前記
   命令プリフェッチキューのうちビット数が多い第１の命
   令プリフェッチキューを現在実行中のタスク用の命令プ
   リフェッチキューとして使用し、前記命令プリフェッチ
   キューのうちビット数が少ない第２の命令プリフェッチ
   キューを次に実行するタスク用の命令プリフェッチキュ
   ーとして使用し、タスク切り替え以前に現在実行中のタ
   スク用の第１の命令プリフェッチキューが一定のビット
   数以上命令プリフェッチできたときに次に実行するタス
   ク用の第２の命令プリフェッチキューを実行する手段を
   備えたことを特徴とする命令プリフェッチ装置。