JPS63217844A - クロツク再生回路 - Google Patents
クロツク再生回路Info
- Publication number
- JPS63217844A JPS63217844A JP62051421A JP5142187A JPS63217844A JP S63217844 A JPS63217844 A JP S63217844A JP 62051421 A JP62051421 A JP 62051421A JP 5142187 A JP5142187 A JP 5142187A JP S63217844 A JPS63217844 A JP S63217844A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- output
- controlled oscillator
- integrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008929 regeneration Effects 0.000 claims description 5
- 238000011069 regeneration method Methods 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
受信バースト信号より位相同期回路（ＰＬＬ回路）を用
いてクロックを再生するクロック再生回路において、バ
ースト信号受信期間外の、電源変動、温度変動によるク
ロック周波数の変化を抑圧する為に、電圧制御発振器の
出力に、バースト信号受信期間以外はオフとするスイッ
チを介して受信バースト期間終了直前の出力周波数に対
応した電圧を保持する積分器と、全期間の周波数に対応
した電圧を保持する積分器とを備え、この両積分器の出
力の差電圧を該電圧制御発振器の入力にオフ↓ソト電圧
として加えるようにすることで、周波数変動を抑圧する
負帰還ループを構成するようにしたものである。
いてクロックを再生するクロック再生回路において、バ
ースト信号受信期間外の、電源変動、温度変動によるク
ロック周波数の変化を抑圧する為に、電圧制御発振器の
出力に、バースト信号受信期間以外はオフとするスイッ
チを介して受信バースト期間終了直前の出力周波数に対
応した電圧を保持する積分器と、全期間の周波数に対応
した電圧を保持する積分器とを備え、この両積分器の出
力の差電圧を該電圧制御発振器の入力にオフ↓ソト電圧
として加えるようにすることで、周波数変動を抑圧する
負帰還ループを構成するようにしたものである。
本発明はバーストモード時分割多重双方向伝送方式に使
用するクロック再生回路の改良に関するものである。
用するクロック再生回路の改良に関するものである。
バーストモード時分割多重双方向伝送方式とは、第５図
に示す如く、Ａ、Ｂ両局が１本の回線で接続されており
、Ａ及びＢ局よりの送信は時分割でバーストモートで行
うことで双方向伝送を可能にしたものである。
に示す如く、Ａ、Ｂ両局が１本の回線で接続されており
、Ａ及びＢ局よりの送信は時分割でバーストモートで行
うことで双方向伝送を可能にしたものである。
従って、受信バースト信号よりクロックを再生する場合
、受信バースト信号のない期間があるが、この期間に、
温度変動、電源変動があっても再生クロックの周波数は
変化しないことが望ましい。
、受信バースト信号のない期間があるが、この期間に、
温度変動、電源変動があっても再生クロックの周波数は
変化しないことが望ましい。
以下従来例を図を用いて説明する。
第３図は従来例のブロック図、第４図は第３図の場合の
１例のクロック周波数の変動を示す図である。
１例のクロック周波数の変動を示す図である。
第３図においては、受信バースト信号のクロックをタン
ク回路１にて抽出し、このクロックを位相比較器３に入
力する。
ク回路１にて抽出し、このクロックを位相比較器３に入
力する。
又一方、電圧制御発振器２の出力信号の周波数を、受信
バースト信号のクロックの周波数に合致するよう分周器
９にてｎ分周して位相比較器３に加え、位相差により生
ずる電圧を積分器４にて積分し、該電圧制御発振器２に
加えることで、該電圧制御発振器２の周波数を受信バー
スト信号のクロックの周波数のｎ倍に合致させ、分周器
９の出力より再生クロックを得るようにしている。
バースト信号のクロックの周波数に合致するよう分周器
９にてｎ分周して位相比較器３に加え、位相差により生
ずる電圧を積分器４にて積分し、該電圧制御発振器２に
加えることで、該電圧制御発振器２の周波数を受信バー
スト信号のクロックの周波数のｎ倍に合致させ、分周器
９の出力より再生クロックを得るようにしている。
尚受信バースト信号受信期間外の周波数を一定にする為
に、−受信バースト信号がなくなると、スイッチＳＷＩ
をオフとし、積分器４のコンデンサＣ１に蓄積された、
電圧制御発振器２の受信バースト期間終了直前の出力周
波数に対応した電圧を、放電しないようにし、この電圧
を積分器４内の抵抗Ｒ１，バッファｌＯを介し、電圧制
御発振器２に加えるようにしている。
に、−受信バースト信号がなくなると、スイッチＳＷＩ
をオフとし、積分器４のコンデンサＣ１に蓄積された、
電圧制御発振器２の受信バースト期間終了直前の出力周
波数に対応した電圧を、放電しないようにし、この電圧
を積分器４内の抵抗Ｒ１，バッファｌＯを介し、電圧制
御発振器２に加えるようにしている。
しかしながら、上記従来のクロック再生回路では、バー
スト信号受信期間以外に、温度変動、電源変動があり、
電圧制御発振器２の周波数が変動しても、電圧制御発振
器２に加える電圧は積分器４よりの電圧で変化しない。
スト信号受信期間以外に、温度変動、電源変動があり、
電圧制御発振器２の周波数が変動しても、電圧制御発振
器２に加える電圧は積分器４よりの電圧で変化しない。
従って、バースト信号受信期間以外に、温度変動、電源
変動があると第４図に示す如く周波数が変動する問題点
がある。
変動があると第４図に示す如く周波数が変動する問題点
がある。
第１図は本発明の原理ブロック図である。
受信バースト信号よりクロック成分を抽出するタンク回
路１の出力と、電圧制御発振器２の出力とを位相比較器
３にて比較し、該位相比較器３の位相差の出力を、バー
スト信号受信期間以外はオフとする第１のスイッチＳＷ
Ｉを介し、第１の積分器４に人力し、該第１の積分器４
の出力を該電圧制御発振器２に加える位相同期回路を用
いたクロック再生回路において、 該電圧制御発振器２の出力を、バースト信号受信期間以
外はオフとする第２のスイッチＳＷ２を介して第２の積
分器５に入力すると共に第３の積分器６に入力する。
路１の出力と、電圧制御発振器２の出力とを位相比較器
３にて比較し、該位相比較器３の位相差の出力を、バー
スト信号受信期間以外はオフとする第１のスイッチＳＷ
Ｉを介し、第１の積分器４に人力し、該第１の積分器４
の出力を該電圧制御発振器２に加える位相同期回路を用
いたクロック再生回路において、 該電圧制御発振器２の出力を、バースト信号受信期間以
外はオフとする第２のスイッチＳＷ２を介して第２の積
分器５に入力すると共に第３の積分器６に入力する。
そして、該第２．第３の積分器５．６の出力電圧の差を
誤差増幅器７にて求め、該第１の積分器４の出力電圧に
、加算器８にて加えるようにしている。
誤差増幅器７にて求め、該第１の積分器４の出力電圧に
、加算器８にて加えるようにしている。
本発明Ａば、受信バースト信号受信中は、スイッチＳＷ
Ｉ、ＳＷ２はオンで、積分器５．６のト信号のクロック
に合致している。
Ｉ、ＳＷ２はオンで、積分器５．６のト信号のクロック
に合致している。
バースト信号受信期間外となると、スイッチＳＷｌ、Ｓ
Ｗ２はオフとなり、積分器４．５は従来と同じく電圧制
御発振器２の受信バースト期間終了直前の出力周波数に
対応した電圧を保持する。
Ｗ２はオフとなり、積分器４．５は従来と同じく電圧制
御発振器２の受信バースト期間終了直前の出力周波数に
対応した電圧を保持する。
一方、積分器６は電圧制御発振器２の周波数に対応した
電圧を発生ずる。
電圧を発生ずる。
従って、電圧制御発振器２の周波数が、受信バースト期
間終了時と同じ周波数であれば、誤差増幅器７の出力は
０であるが、電源変動、温度変動により電圧制御発振器
２の周波数が変動すると、積分器６の出力電圧のみこの
周波数の変動に対応して変化し、誤差増幅器７の出力は
この変化した電圧を出力し、加算器８にてオフセント電
圧として、積分器４の出力電圧に加える。
間終了時と同じ周波数であれば、誤差増幅器７の出力は
０であるが、電源変動、温度変動により電圧制御発振器
２の周波数が変動すると、積分器６の出力電圧のみこの
周波数の変動に対応して変化し、誤差増幅器７の出力は
この変化した電圧を出力し、加算器８にてオフセント電
圧として、積分器４の出力電圧に加える。
この加えられた電圧を電圧制御発振器２に加えることで
負帰還ループを構成し、誤差増幅器７の出力を０にする
ように電圧制御発振器２の周波数は変化し、受信バース
ト期間終了直前の周波数を保つ。
負帰還ループを構成し、誤差増幅器７の出力を０にする
ように電圧制御発振器２の周波数は変化し、受信バース
ト期間終了直前の周波数を保つ。
よってバースト信号受信期間外に温度変動、電源変動が
あっても、周波数変動は抑圧され、受信バースト期間終
了直前の周波数を保つ安定なりロックが得られる。
あっても、周波数変動は抑圧され、受信バースト期間終
了直前の周波数を保つ安定なりロックが得られる。
以下本発明の１実施例に付き図に従って説明する。
第２図は本発明の実施例のブロフク図である。
第２図で第３図の場合と異なる点は、スイッチＳＷ２．
ＳＷ３及び積分器５．６及び誤差増幅器７、加算器８を
設けた点である。
ＳＷ３及び積分器５．６及び誤差増幅器７、加算器８を
設けた点である。
この異なる点を中心に以下説明する。
積分器５は、受信バースト期間は電圧制御発振器２の周
波数に対応する電圧を発生し、受信バースト期間が終わ
ると、スイッチＳＷ２がオフとなるので、受信バースト
期間外は、受信バースト期間終了直前の出力周波数に対
応した電圧を保持する。
波数に対応する電圧を発生し、受信バースト期間が終わ
ると、スイッチＳＷ２がオフとなるので、受信バースト
期間外は、受信バースト期間終了直前の出力周波数に対
応した電圧を保持する。
又、積分器６は全期間、電圧制御発振器２の周波数に対
応する電圧を発生ずるものである。
応する電圧を発生ずるものである。
スイッチＳＷ２は、受信バースト期間はオンで、受信バ
ースト期間外はオフとなるスイッチであり、スイッチＳ
Ｗ３は受信バースト期間はオフで、受信バースト期間外
はオンとなるスイッチであり、スイッチＳＷＩと共に従
来スイッチＳＷＩを制御した制御器（図示していない）
にて制御される。
ースト期間外はオフとなるスイッチであり、スイッチＳ
Ｗ３は受信バースト期間はオフで、受信バースト期間外
はオンとなるスイッチであり、スイッチＳＷＩと共に従
来スイッチＳＷＩを制御した制御器（図示していない）
にて制御される。
受信バースト期間は、積分器５，６の出力電圧は等しく
、誤差増幅器７の出力電圧は０であり、これを加算器８
にて加算しても従来例の第３図の場合と同様にクロック
再生動作を行うが、スイッチＳＷ３を設け、これをオフ
として更に安定に動作するようにしている。
、誤差増幅器７の出力電圧は０であり、これを加算器８
にて加算しても従来例の第３図の場合と同様にクロック
再生動作を行うが、スイッチＳＷ３を設け、これをオフ
として更に安定に動作するようにしている。
受信バースト期間外になると、スイッチＳＷＩ。
ＳＷ２はオフとなり、スイッチＳＷ３はオンとなり、積
分器４及び５は受信バースト期間終了直前の出力周波数
に対応した電圧を保持する。
分器４及び５は受信バースト期間終了直前の出力周波数
に対応した電圧を保持する。
従って、温度変動、電源変動がなく、電圧制御発振器２
の周波数が変化しなければ、誤差増幅器７の出力電圧は
０で、第３図の場合と動作は同じである。
の周波数が変化しなければ、誤差増幅器７の出力電圧は
０で、第３図の場合と動作は同じである。
しかし、温度変動、電源変動があり、電圧制御発振器２
の周波数が変動すると、積分器６の出力電圧は変動周波
数に応じて変化し、積分器５と６の出力電圧の差が誤差
増幅器７より出力され、加算器８にてオフセット電圧と
して、積分器４の出力電圧に加えられる。
の周波数が変動すると、積分器６の出力電圧は変動周波
数に応じて変化し、積分器５と６の出力電圧の差が誤差
増幅器７より出力され、加算器８にてオフセット電圧と
して、積分器４の出力電圧に加えられる。
この加えられた電圧が、電圧制御発振器２に加えられる
ことで負帰還ループを構成し、誤差増幅器７の出力がＯ
になるように電圧制御発振器２の周波数は変化し、受信
バースト期間終了直前の周波数を保つ。
ことで負帰還ループを構成し、誤差増幅器７の出力がＯ
になるように電圧制御発振器２の周波数は変化し、受信
バースト期間終了直前の周波数を保つ。
よってバースト信号受信期間外に温度変動、電源変動が
あっても、周波数変動は抑圧され、受信バースト期間終
了直前の周波数を保つ安定なりロックが得られる。
あっても、周波数変動は抑圧され、受信バースト期間終
了直前の周波数を保つ安定なりロックが得られる。
尚スイッチＳＷ３は設けなくともとくに支障はなく、積
分器５，６のＣ２，Ｃ３は電圧を蓄積するコンデンサ、
Ｒ２，Ｒ３は抵抗、１１．１２はバッファである。
分器５，６のＣ２，Ｃ３は電圧を蓄積するコンデンサ、
Ｒ２，Ｒ３は抵抗、１１．１２はバッファである。
以上詳細に説明せる如く本発明によれば、バースト信号
受信期間外に温度変動、電源変動があっても、周波数変
動は抑圧され、受信バースト期間終了直前の周波数を保
つ安定なりロックが得られる効果がある。
受信期間外に温度変動、電源変動があっても、周波数変
動は抑圧され、受信バースト期間終了直前の周波数を保
つ安定なりロックが得られる効果がある。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例のブロック図、第３図は従来例
のブロック図、 第４図は第３図の場合の１例のクロック周波数の変動を
示す図、 第５図はバーストモード時分割多重双方向伝送方式の説
明図である。 図において、 １はタンク回路、 ２は電圧制御発振器、 ３は位相比較器、 ４．５．６は積分器、 ７は誤差増幅器、 ８は加算器、 ９は分周器、 ＳＷＩ〜ＳＷ３はスイッチを示す。 ント、袷ｅ月の原理フ゛ロック図 りら Ｉ Ｄ口 梃末イＩ何の７′口・７７β弓 第 ３ ｒン］ り ９゜ 時間− バースト１巳、−ド日丹を杏」り重７ス方１’ａｉｌイ
云達力戎の１弛明図 第３図のす易介の７＃’Ｊのり肉り固渫数の変動とホ１
の第 ４図
のブロック図、 第４図は第３図の場合の１例のクロック周波数の変動を
示す図、 第５図はバーストモード時分割多重双方向伝送方式の説
明図である。 図において、 １はタンク回路、 ２は電圧制御発振器、 ３は位相比較器、 ４．５．６は積分器、 ７は誤差増幅器、 ８は加算器、 ９は分周器、 ＳＷＩ〜ＳＷ３はスイッチを示す。 ント、袷ｅ月の原理フ゛ロック図 りら Ｉ Ｄ口 梃末イＩ何の７′口・７７β弓 第 ３ ｒン］ り ９゜ 時間− バースト１巳、−ド日丹を杏」り重７ス方１’ａｉｌイ
云達力戎の１弛明図 第３図のす易介の７＃’Ｊのり肉り固渫数の変動とホ１
の第 ４図
Claims (1)
- 【特許請求の範囲】 受信バースト信号よりクロック成分を抽出するタンク回
路（１）の出力と、電圧制御発振器（２）の出力とを位
相比較器（３）にて比較し、該位相比較器（３）の位相
差の出力を、バースト信号受信期間以外はオフとする第
１のスイッチ（ＳＷ１）を介し、第１の積分器（４）に
入力し、該第１の積分器（４）の出力を該電圧制御発振
器（２）に加える位相同期回路を用いたクロック再生回
路において、 該電圧制御発振器（２）の出力を、バースト信号受信期
間以外はオフとする第２のスイッチ（ＳＷ２）を介して
第２の積分器（５）に入力すると共に第３の積分器（６
）に入力し、該第２、第３の積分器（５、６）の出力電
圧の差を誤差増幅器（７）にて求め、該第１の積分器（
４）の出力電圧に、加算器（８）にて加えるようにした
ことを特徴とするクロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62051421A JPS63217844A (ja) | 1987-03-06 | 1987-03-06 | クロツク再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62051421A JPS63217844A (ja) | 1987-03-06 | 1987-03-06 | クロツク再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63217844A true JPS63217844A (ja) | 1988-09-09 |
Family
ID=12886459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62051421A Pending JPS63217844A (ja) | 1987-03-06 | 1987-03-06 | クロツク再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63217844A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10390690B2 (en) | 2011-10-25 | 2019-08-27 | A-Dec, Inc. | Dental light using LEDs |
-
1987
- 1987-03-06 JP JP62051421A patent/JPS63217844A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10390690B2 (en) | 2011-10-25 | 2019-08-27 | A-Dec, Inc. | Dental light using LEDs |
| US11092310B2 (en) | 2011-10-25 | 2021-08-17 | A-Dec, Inc. | Dental light using LEDs |
| US11725799B2 (en) | 2011-10-25 | 2023-08-15 | A-Dec, Inc. | Dental light using LEDs |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6731709B2 (en) | Phase locked loop and method that provide fail-over redundant clocking | |
| EP0311973A2 (en) | Quotient phase-shift processor for digital phase-licked-loops | |
| JPH07193497A (ja) | ホールドオーバモードを持つ位相ロックループ回路のための方法及び装置 | |
| JPH03132117A (ja) | 位相周波数比較器 | |
| JPH09270707A (ja) | ディジタル／アナログ変換器及びそれを用いた制御装置 | |
| JPS63217844A (ja) | クロツク再生回路 | |
| JPH09247134A (ja) | クロック信号発生装置 | |
| JPS61210749A (ja) | 位相シフト変調搬送波信号受信機 | |
| JPS6144422B2 (ja) | ||
| JPH07106960A (ja) | 位相ロックループ回路 | |
| JPH01291524A (ja) | Ｐｌｌ回路 | |
| JP2003115759A (ja) | デコーダのクロック信号を発生する装置 | |
| JPS61270938A (ja) | クロツク再生回路 | |
| KR0150119B1 (ko) | 자유발진 주파수의 드리프트 보정장치 | |
| JPS6326030A (ja) | Ｐｌｌ回路 | |
| JPS63288518A (ja) | Ｐｌｌ回路 | |
| JPH0724819Y2 (ja) | 位相同期回路 | |
| JPH07273648A (ja) | Ｐｌｌ回路 | |
| JP2513252B2 (ja) | 位相同期回路 | |
| JPS63190426A (ja) | 位相同期回路 | |
| JPH0712176B2 (ja) | 周波数変調器 | |
| JPH07240684A (ja) | フェーズロックドループ回路 | |
| JPH10256900A (ja) | デジタルプロセッシングｐｌｌ | |
| JPH1070460A (ja) | 位相同期回路 | |
| JPH0211036A (ja) | クロック再生装置 |