JPS63211795A - 導体路の形成方法 - Google Patents
導体路の形成方法Info
- Publication number
- JPS63211795A JPS63211795A JP4293987A JP4293987A JPS63211795A JP S63211795 A JPS63211795 A JP S63211795A JP 4293987 A JP4293987 A JP 4293987A JP 4293987 A JP4293987 A JP 4293987A JP S63211795 A JPS63211795 A JP S63211795A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plating
- pattern
- pen
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims description 15
- 238000000034 method Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims description 28
- 238000007747 plating Methods 0.000 claims description 13
- 239000011162 core material Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000004927 clay Substances 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910002804 graphite Inorganic materials 0.000 claims description 5
- 239000010439 graphite Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000011230 binding agent Substances 0.000 claims description 4
- 238000007772 electroless plating Methods 0.000 claims description 4
- 238000007598 dipping method Methods 0.000 claims 1
- 239000000919 ceramic Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
Landscapes
- Chemically Coating (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Electric Cables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、導体路の形成方法に関し、特にめっき核とな
る配線状のパターンを直接描画する導体路の形成方法に
係わる。
る配線状のパターンを直接描画する導体路の形成方法に
係わる。
（従来の技術）
従来、基板（例えばセラミックス基板）に導体路を直接
描画する方法としては、第２図に示すようにセラミック
ス基板１をＸＹテーブル２上に固定し、該テーブル２を
ＸＹ方向に移動させながら、ノズル型ベン３から導体ペ
ーストを前記基板１表面に吐出して配線状のパターン４
を直接描画した後、テーブル２から基板１を取出し、焼
成して前記パターン４から導体路を形成する、いわゆる
厚膜法が知られている。この場合、前記ＸＹテーブル２
の移動はコンピュータ５からの信号が入力されるＮＧコ
ントローラ６により制御される。
描画する方法としては、第２図に示すようにセラミック
ス基板１をＸＹテーブル２上に固定し、該テーブル２を
ＸＹ方向に移動させながら、ノズル型ベン３から導体ペ
ーストを前記基板１表面に吐出して配線状のパターン４
を直接描画した後、テーブル２から基板１を取出し、焼
成して前記パターン４から導体路を形成する、いわゆる
厚膜法が知られている。この場合、前記ＸＹテーブル２
の移動はコンピュータ５からの信号が入力されるＮＧコ
ントローラ６により制御される。
また、前記ノズル型ベン３からの導体ペーストの吐出に
際しての圧力及び温度は、前記コンピュータ５からの信
号が入力されるノズルコントローラ７により制御される
。
際しての圧力及び温度は、前記コンピュータ５からの信
号が入力されるノズルコントローラ７により制御される
。
しかしながら、上述した導体路の形成方法ではノズル型
ベンから押出されるペースト量が該ペーストの粘度によ
り変化するため、ペーストの粘度に合せて押出す空気圧
を調節する必要があり、しかもペーストの粘度に影響を
与える温度も一定にｔＩｌｌＩＩｌする等の繁雑な操作
を必要とし、作業能率が低いという問題があった。
ベンから押出されるペースト量が該ペーストの粘度によ
り変化するため、ペーストの粘度に合せて押出す空気圧
を調節する必要があり、しかもペーストの粘度に影響を
与える温度も一定にｔＩｌｌＩＩｌする等の繁雑な操作
を必要とし、作業能率が低いという問題があった。
（発明が解決しようとする問題点）
本発明は、上記従来の問題点を解決するためになされた
もので、セラミックス基板などの基板に導体路を簡単か
つ短時間で形成し得る導体路の形成方法を提供しようと
するものである。
もので、セラミックス基板などの基板に導体路を簡単か
つ短時間で形成し得る導体路の形成方法を提供しようと
するものである。
［発明の構成〕
（問題点を解決するための手段）
本発明は、黒鉛及びめっき核となる金属元素を含む粘土
質成分の結合剤からなる芯材を有するペンを用いて基板
の表面に配線状のパターンを直接描画する工程と、前記
基板を無電解めっき液に浸漬し、描画したパターン中の
前記金属元素をめっき核としてパターンめっきを行なう
工程とを具備したことを特徴とするものである。
質成分の結合剤からなる芯材を有するペンを用いて基板
の表面に配線状のパターンを直接描画する工程と、前記
基板を無電解めっき液に浸漬し、描画したパターン中の
前記金属元素をめっき核としてパターンめっきを行なう
工程とを具備したことを特徴とするものである。
上記基板としては、例えばアルミナ、シリカなどの酸化
物セラミックス基板、窒化−アルミニウム、窒化珪素、
窒化硼素などの窒化物セラミックス基板、炭化珪素など
の炭化物セラミックス基板、エポキシ樹脂、ポリイミド
などの合成樹脂基板、ガラスエポキシ樹脂などの強化合
成樹脂基板、又はシリコンウェハなどの半導体基板等を
挙げることができる。
物セラミックス基板、窒化−アルミニウム、窒化珪素、
窒化硼素などの窒化物セラミックス基板、炭化珪素など
の炭化物セラミックス基板、エポキシ樹脂、ポリイミド
などの合成樹脂基板、ガラスエポキシ樹脂などの強化合
成樹脂基板、又はシリコンウェハなどの半導体基板等を
挙げることができる。
・上記芯材を構成する結合剤としては、無電解めっきの
めつき核となるＦｅ 、 ｔｖｌｏ 、 Ｐｄ等の金属
元素を含むＳ ｉｏ２、ＡＭｚ ０３ 、ＣａＯ等の粘
土質成分からなるものである。
めつき核となるＦｅ 、 ｔｖｌｏ 、 Ｐｄ等の金属
元素を含むＳ ｉｏ２、ＡＭｚ ０３ 、ＣａＯ等の粘
土質成分からなるものである。
（作用）
本発明によれば、ペン先端に取付けた黒鉛及びめっき核
となる金属元素を含む粘土質成分の結合剤からなる芯材
、つまり固体状の芯材を用いて基板の表面に配線状のパ
ターンを直接描画した後、該基板を無電解めっき液に浸
漬し、描画したパターン中の金属元素をめっき核として
パターンめっきを行なうことによって、従来のように液
状の導体ペーストをノズル型ペンから基板上に吐出する
方法に比べて極めて簡単に導体路を形成できる。
となる金属元素を含む粘土質成分の結合剤からなる芯材
、つまり固体状の芯材を用いて基板の表面に配線状のパ
ターンを直接描画した後、該基板を無電解めっき液に浸
漬し、描画したパターン中の金属元素をめっき核として
パターンめっきを行なうことによって、従来のように液
状の導体ペーストをノズル型ペンから基板上に吐出する
方法に比べて極めて簡単に導体路を形成できる。
更に、従来法の導体ペーストを用いた場合のような乾燥
、焼成等の工程が不要となるばかりか、基板との材質と
の関係で導体ペーストを選定、交換という繁雑な操作が
不要となる。
、焼成等の工程が不要となるばかりか、基板との材質と
の関係で導体ペーストを選定、交換という繁雑な操作が
不要となる。
（発明の実施例）
以下、本発明の実施例を第１図を参照して説明する。
まず、第１図に示すようにＸＹプロッタ１１上にセラミ
ックス基板１２を固定し、ペン１３に内蔵した黒鉛及び
Ｆｅ 、ＭＩＪを含むシリカ、アルミナの粘土質成分か
らなる芯材１４先端をセラミックス基板１２表面に所定
位置に接触させた後、該ペン１３をＸＹ方向に移動させ
ることによりセラミックス基板１２表面に配線パターン
１５を直接描画させた。この時、前記ペン１３に内蔵し
た芯材１４は、ペンコントローラ１６からの信号により
常にその先端良さが一定となるように制御される。また
、ＸＹプロッタ１１はコンピュータ１７が接続され、配
線パターン１５の描画速度、パターン幅等の描画に必要
な情報が該コンピュータ１７から出力される。更に、前
記プロッタ１１上には太さの異なる芯材を内蔵した例え
ば５本の替えペン１３１〜１３ｓが立設され、形成すべ
き配線パターンの幅に応じて交換できるようになってい
る。
ックス基板１２を固定し、ペン１３に内蔵した黒鉛及び
Ｆｅ 、ＭＩＪを含むシリカ、アルミナの粘土質成分か
らなる芯材１４先端をセラミックス基板１２表面に所定
位置に接触させた後、該ペン１３をＸＹ方向に移動させ
ることによりセラミックス基板１２表面に配線パターン
１５を直接描画させた。この時、前記ペン１３に内蔵し
た芯材１４は、ペンコントローラ１６からの信号により
常にその先端良さが一定となるように制御される。また
、ＸＹプロッタ１１はコンピュータ１７が接続され、配
線パターン１５の描画速度、パターン幅等の描画に必要
な情報が該コンピュータ１７から出力される。更に、前
記プロッタ１１上には太さの異なる芯材を内蔵した例え
ば５本の替えペン１３１〜１３ｓが立設され、形成すべ
き配線パターンの幅に応じて交換できるようになってい
る。
次いで、配線パターンを形成したセラミックス基板をプ
ロッタから取出し、この基板を無電解銅めっき液に浸漬
した。この時、配線パターンが黒鉛及びＦｅ 、ＭＱを
含む粘土質成分からなるため、該Ｆｅ 、 ｆｖＨ＋が
めつき核となって配線パターン上に銅がめつきされ、所
望の導体路が形成された。
ロッタから取出し、この基板を無電解銅めっき液に浸漬
した。この時、配線パターンが黒鉛及びＦｅ 、ＭＱを
含む粘土質成分からなるため、該Ｆｅ 、 ｆｖＨ＋が
めつき核となって配線パターン上に銅がめつきされ、所
望の導体路が形成された。
しかして、本実施例によれば固体の芯材１４により配線
パターン１５を基板１２上に直接描画するため、描画精
度を確保できると共に、描画速度を向上できる。また、
導体ペーストを使用しないため、乾燥、焼成等の工程が
不要となり、しかも基板材質によって導体ペーストを選
定する必要もなく、導体路の形成に自由度を向上できる
。
パターン１５を基板１２上に直接描画するため、描画精
度を確保できると共に、描画速度を向上できる。また、
導体ペーストを使用しないため、乾燥、焼成等の工程が
不要となり、しかも基板材質によって導体ペーストを選
定する必要もなく、導体路の形成に自由度を向上できる
。
なお、上記実施例ではＸＹプロッタによりペンを駆動さ
せる方式を説明したが、ペンを固定し、ＸＹテーブルに
より基板を駆動させる方式にしてもよい。
せる方式を説明したが、ペンを固定し、ＸＹテーブルに
より基板を駆動させる方式にしてもよい。
［発明の効果コ
以上詳述した如く、本発明によればセラミックス基板な
どの基板に導体路を簡単かつ短時間で形成し得る導体路
の形成方法を提供できる。
どの基板に導体路を簡単かつ短時間で形成し得る導体路
の形成方法を提供できる。
第１図は本発明の実施例における導体路の形成工程で用
いた配線゛パターン形成装置を示す斜視図、第２図は従
来の導体ペーストパターンを形成するための装置の概略
図である。 １１・・・ＸＹプロッタ、１２・・・セラミックス基板
、１３・・・ペン、１４・・・芯材、１５・・・配線パ
ターン、１６・・・ペンコントローラ、１７・・・コン
ピュータ。 出願人代理人 弁理士 鈴江武彦 第１図 第２図
いた配線゛パターン形成装置を示す斜視図、第２図は従
来の導体ペーストパターンを形成するための装置の概略
図である。 １１・・・ＸＹプロッタ、１２・・・セラミックス基板
、１３・・・ペン、１４・・・芯材、１５・・・配線パ
ターン、１６・・・ペンコントローラ、１７・・・コン
ピュータ。 出願人代理人 弁理士 鈴江武彦 第１図 第２図
Claims (1)
- 黒鉛及びめっき核となる金属元素を含む粘土質成分の
結合剤からなる芯材を有するペンを用いて基板の表面に
配線状のパターンを直接描画する工程と、前記基板を無
電解めつき液に浸漬し、描画したパターン中の前記金属
元素をめつき核としてパターンめつきを行なう工程とを
具備したことを特徴とする導体路の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4293987A JPS63211795A (ja) | 1987-02-27 | 1987-02-27 | 導体路の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4293987A JPS63211795A (ja) | 1987-02-27 | 1987-02-27 | 導体路の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63211795A true JPS63211795A (ja) | 1988-09-02 |
Family
ID=12649981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4293987A Pending JPS63211795A (ja) | 1987-02-27 | 1987-02-27 | 導体路の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63211795A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110177232A1 (en) * | 2009-02-26 | 2011-07-21 | Nanjing University Of Technology | Method for the Fabrication of Composite Palladium and Palladium-Alloy Membranes |
-
1987
- 1987-02-27 JP JP4293987A patent/JPS63211795A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110177232A1 (en) * | 2009-02-26 | 2011-07-21 | Nanjing University Of Technology | Method for the Fabrication of Composite Palladium and Palladium-Alloy Membranes |
| US8445055B2 (en) * | 2009-02-26 | 2013-05-21 | Nanjing University Of Technology | Method for the fabrication of composite palladium and palladium-alloy membranes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4715117A (en) | Ceramic wiring board and its production | |
| WO1989005567A1 (en) | A method of producing an electronic circuit part and an apparatus for producing an electronic circuit part | |
| US6158650A (en) | Process for fine and coarse pitch solder deposits on printed circuit boards | |
| KR920004038B1 (ko) | 후막형성방법 | |
| JPS63211795A (ja) | 導体路の形成方法 | |
| JP3130066B2 (ja) | 電子部品実装システム | |
| JPS63129690A (ja) | 回路配線形成方法 | |
| Reissing | An overview of today's thick-film technology | |
| CN216069155U (zh) | 一种印刷装置 | |
| TWI815262B (zh) | 三維電路板及其製作方法以及探針卡 | |
| JPS61248301A (ja) | 導体組成物 | |
| JPS6012793A (ja) | セラミツク多層配線基板の製造方法 | |
| JPS61123192A (ja) | 描画装置 | |
| JPS61256657A (ja) | 厚膜形成方法 | |
| JPS59112687A (ja) | セラミツク回路基板 | |
| JPH0685434A (ja) | セラミック回路基板の製造方法 | |
| JPS62271495A (ja) | 回路基板への予備はんだ供給方法 | |
| Hashimoto et al. | Selective glaze for last line visible thermal head | |
| JPS6392086A (ja) | セラミツク部品の部分金属被覆方法 | |
| JPH07235754A (ja) | 微細パターンの形成方法およびペースト | |
| JPS62118597A (ja) | 回路基板へのはんだ供給方法 | |
| JPS5825294A (ja) | 印刷配線板の製造方法 | |
| JPH012391A (ja) | 厚膜回路のパタ−ン形成方法 | |
| JPH07105640B2 (ja) | 部品実装順序設定方法 | |
| JPS59106178A (ja) | プリント配線基板のエツチング方法 |