JPS63211451A - Ｃｐｕ間通信制御装置 - Google Patents
Ｃｐｕ間通信制御装置Info
- Publication number
- JPS63211451A JPS63211451A JP62046046A JP4604687A JPS63211451A JP S63211451 A JPS63211451 A JP S63211451A JP 62046046 A JP62046046 A JP 62046046A JP 4604687 A JP4604687 A JP 4604687A JP S63211451 A JPS63211451 A JP S63211451A
- Authority
- JP
- Japan
- Prior art keywords
- communication flag
- frame
- communication
- flag
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 claims abstract description 16
- 230000002159 abnormal effect Effects 0.000 claims description 3
- 239000013256 coordination polymer Substances 0.000 claims description 2
- 238000001514 detection method Methods 0.000 abstract description 13
- 230000005540 biological transmission Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 241000219122 Cucurbita Species 0.000 description 1
- 235000009852 Cucurbita pepo Nutrition 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明はＣＰＵ間通信制御装置において、誤フレームの
受信や受信エラーがあった場合にこれらによってフレー
ムの欠落を生じる従来の問題点を解決するため、 交信フラグをフレームの冒頭に設けてこの交信フラグに
よって相手ＣＰＵとの通信状態を確認することにより、 異常があった場合これを短時間のうちに検出して授受フ
レームの欠落を防止し得るようにしたものである。
受信や受信エラーがあった場合にこれらによってフレー
ムの欠落を生じる従来の問題点を解決するため、 交信フラグをフレームの冒頭に設けてこの交信フラグに
よって相手ＣＰＵとの通信状態を確認することにより、 異常があった場合これを短時間のうちに検出して授受フ
レームの欠落を防止し得るようにしたものである。
本発明は、特に、マスタ側ＣＰＵとスレーブ側ＣＰＵと
の間でフレームの授受を行なう通信制御装置に関する。
の間でフレームの授受を行なう通信制御装置に関する。
このような２種のＣＰＵ間で通信を行なう際、誤フレー
ムの受信や受信エラーがあった場合にこれらによるフレ
ームの欠落を防止し、確実な情報で通信制御を行なうこ
とが必要である。
ムの受信や受信エラーがあった場合にこれらによるフレ
ームの欠落を防止し、確実な情報で通信制御を行なうこ
とが必要である。
（従来の技術）
従来のこの種の通信制御装置は、後述の本発明装置のよ
うにＣＰＵ間の通信状態をフレームの授受毎にその都度
確認する手段がなく、又、マスタ側ＣＰＵ及びスレー１
側ＣＰＵ共に再送手段を持つものではなく、例えばスレ
ーブ側ＣＰＵでは再送手段がない。
うにＣＰＵ間の通信状態をフレームの授受毎にその都度
確認する手段がなく、又、マスタ側ＣＰＵ及びスレー１
側ＣＰＵ共に再送手段を持つものではなく、例えばスレ
ーブ側ＣＰＵでは再送手段がない。
このような従来装置では、相手ＣＰＵから一定時間内に
自ＣＰＩＪの規定したフレームが受信されるか否かを監
視し、正常受信が行なわれなかった場合、自ＣＰＵはす
ぐに相手ＣＰＵに対してフレーム送信を行なわず、自Ｃ
Ｐ（Ｊは相手ＣＰＵの無応答を検出してフレーム再送を
待機する構成とされている。
自ＣＰＩＪの規定したフレームが受信されるか否かを監
視し、正常受信が行なわれなかった場合、自ＣＰＵはす
ぐに相手ＣＰＵに対してフレーム送信を行なわず、自Ｃ
Ｐ（Ｊは相手ＣＰＵの無応答を検出してフレーム再送を
待機する構成とされている。
上記従来の装置はＣＰＵ間の通信状態をフレーム授受毎
にその都度確認する手段が設けられていないため、異常
を生じても短時間のうちにこれを検出できず、フレーム
の欠落を生じる問題点があった。
にその都度確認する手段が設けられていないため、異常
を生じても短時間のうちにこれを検出できず、フレーム
の欠落を生じる問題点があった。
第１図は本発明装置の原理ブロック図を示す。
本発明装置は、第１図に示す如く、正常状態においては
送信毎に交信フラグ発生部５からの交互に反転する交信
フラグ（０１，１０，０１，・・・）をフレーム（Ａ＋
、Ａ２ 、・・・）の冒頭に付加して送信するフレー
ム送信部４ａと、送信した交信フラグとこれに対応して
相手ＣＰＵから受信した交信フラグとが同じ場合を正常
と判断し、異なる場合を異常と判断する交信フラグ検出
部２ａとを有するマスタ側ＣＰＵ （Ａ）と、 受信した交信フラグをそのままフレーム（Ｂ１゜８２、
・・・）の冒頭に付加して送信するフレーム送信部４ｂ
と、今回受信した交信フラグと航回受信した交信フラグ
とが異なる場合を正常と判断し、同じ場合を異常と判断
する交信フラグ検出部２ｂとを有するスレーブ側ＣＰＵ
（Ｂ）とよりなる。
送信毎に交信フラグ発生部５からの交互に反転する交信
フラグ（０１，１０，０１，・・・）をフレーム（Ａ＋
、Ａ２ 、・・・）の冒頭に付加して送信するフレー
ム送信部４ａと、送信した交信フラグとこれに対応して
相手ＣＰＵから受信した交信フラグとが同じ場合を正常
と判断し、異なる場合を異常と判断する交信フラグ検出
部２ａとを有するマスタ側ＣＰＵ （Ａ）と、 受信した交信フラグをそのままフレーム（Ｂ１゜８２、
・・・）の冒頭に付加して送信するフレーム送信部４ｂ
と、今回受信した交信フラグと航回受信した交信フラグ
とが異なる場合を正常と判断し、同じ場合を異常と判断
する交信フラグ検出部２ｂとを有するスレーブ側ＣＰＵ
（Ｂ）とよりなる。
マスタ側ＣＰＵＡは交信フラグ発生部５からのフレーム
授受の都度に反転する交信フラグを付加し、フレーム送
信部５から送信する一方交信フラグ検出部２ａではスレ
ーブ側ＣＰＵＢからそのまま返送された交信フラグが送
信したフラグを比較し反転しているか否かによって異常
検出を行なう。
授受の都度に反転する交信フラグを付加し、フレーム送
信部５から送信する一方交信フラグ検出部２ａではスレ
ーブ側ＣＰＵＢからそのまま返送された交信フラグが送
信したフラグを比較し反転しているか否かによって異常
検出を行なう。
一方、スレーブ側ｃｐｕｓは前回受信した交信フラグと
、今回受信した交信フラグとを交信フラグ検出部２ｂで
比較し、異常を検出できるので、異常検出を迅速に行な
うことができる。
、今回受信した交信フラグとを交信フラグ検出部２ｂで
比較し、異常を検出できるので、異常検出を迅速に行な
うことができる。
第２図は本発明装置の一実施例のブロック図を示す。同
図中、Ａはマスタ側ＣＰＵ、Ｂはスレーブ側ＣＰＵで、
これらの間でフレームの授受が行なわれる。１ａ、ｌｂ
はフレーム受信部、２ａ。
図中、Ａはマスタ側ＣＰＵ、Ｂはスレーブ側ＣＰＵで、
これらの間でフレームの授受が行なわれる。１ａ、ｌｂ
はフレーム受信部、２ａ。
２ｂは交信フラグ検出部、３ａ、３ｂはフレーム処理部
、４ａ、４ｂはフレーム送信部である。５は交信フラグ
発生部で、正常状態において、送信毎に１と０とを交互
に反転された交信フラグ（つまり、ｒｌｏＪ ｒｏｌ
ｌ ｒｌＯＪ ｒｏｌＪ・・・）を発生して送信す
るフレームの冒頭に付加する。
、４ａ、４ｂはフレーム送信部である。５は交信フラグ
発生部で、正常状態において、送信毎に１と０とを交互
に反転された交信フラグ（つまり、ｒｌｏＪ ｒｏｌ
ｌ ｒｌＯＪ ｒｏｌＪ・・・）を発生して送信す
るフレームの冒頭に付加する。
第３図は本発明の処理手順のフローチャートを示し、同
図（Ａ）はマスタ側ＣＰＵＡ、同図（Ｂ）はスレーブ側
ＣＰＵＢの動作を示す。
図（Ａ）はマスタ側ＣＰＵＡ、同図（Ｂ）はスレーブ側
ＣＰＵＢの動作を示す。
先ず、マスタ側ＣＰＵＡが送信したフレームに伝送上の
エラーがあった場合の各ＣＰＵ間のフレーム授受の様子
を第４図に示す。マスタ側ＣＰＵＡにおいて、フレーム
Ａ＋に交信フラグ発生部５にて発生された交信フラグ「
０１」を付加されて（０１，Ａ＋ ）フレーム送信部４
ａよりスレーブ側ｃｐｕｓに送信される。（第３図（Ａ
）中、ステップ５０）。伝送上にエラーがなければ、ス
レーブ側ＣＰＵＢではフレーム受信部１ｂを介して交信
フラグ検出部２ｂで交信フラグ「０１」が検出され（第
３図（Ｂ）中、ステップ６０）、フレ−ム処理部３ｂで
フレーム処理された上でフレーム送信部４ｂにてフレー
ムＢ＋に受信したのと同じ交信フラグ１０１」を付加さ
れて（０１，Ｂ＋）マスタ側ＣＰＵＡに送信される（ス
テップ６１）。
エラーがあった場合の各ＣＰＵ間のフレーム授受の様子
を第４図に示す。マスタ側ＣＰＵＡにおいて、フレーム
Ａ＋に交信フラグ発生部５にて発生された交信フラグ「
０１」を付加されて（０１，Ａ＋ ）フレーム送信部４
ａよりスレーブ側ｃｐｕｓに送信される。（第３図（Ａ
）中、ステップ５０）。伝送上にエラーがなければ、ス
レーブ側ＣＰＵＢではフレーム受信部１ｂを介して交信
フラグ検出部２ｂで交信フラグ「０１」が検出され（第
３図（Ｂ）中、ステップ６０）、フレ−ム処理部３ｂで
フレーム処理された上でフレーム送信部４ｂにてフレー
ムＢ＋に受信したのと同じ交信フラグ１０１」を付加さ
れて（０１，Ｂ＋）マスタ側ＣＰＵＡに送信される（ス
テップ６１）。
マスタ側ＣＰＵＡではフレーム受信部１ａにて受信が行
なわれ、交信フラグ検出部２ａにて受信した交信フラグ
が送信フラグと同じ「０１」であることが検出され（ス
テップ５１）、フレーム処理部３ａにてフレーム処理が
行なわれ（ステップ５２）、交信フラグ発生部５にて前
回の交信フラグ「０１」を反転した交信フラグ「１０」
が発生され、フレームＡ２に付加されてフレーム送信部
４ａより送信される（ステップ５０）。ところがここで
伝送上のエラーがあって本来の交信フラグ「１０」が「
０１」となってしまった場合（０１゜Ａ２） （このよ
うな場合フレームＡ２の内容もエラーを生じているもの
とみなす）、スレーブ側ＣＰＵＢの交信フラグ検出部２
ｂでは前回受信した交信フラグと今回受信した交信フラ
グとが同じ「０１」であるので異常であることが検出さ
れる（ステップ６０）。そこで、スレーブ側ＣＰＵＢか
らは前回受信した交信フラグ「０１」及びフレームＢ１
が再送（０１，Ｂ＋ ＞される（ステップ６２）。
なわれ、交信フラグ検出部２ａにて受信した交信フラグ
が送信フラグと同じ「０１」であることが検出され（ス
テップ５１）、フレーム処理部３ａにてフレーム処理が
行なわれ（ステップ５２）、交信フラグ発生部５にて前
回の交信フラグ「０１」を反転した交信フラグ「１０」
が発生され、フレームＡ２に付加されてフレーム送信部
４ａより送信される（ステップ５０）。ところがここで
伝送上のエラーがあって本来の交信フラグ「１０」が「
０１」となってしまった場合（０１゜Ａ２） （このよ
うな場合フレームＡ２の内容もエラーを生じているもの
とみなす）、スレーブ側ＣＰＵＢの交信フラグ検出部２
ｂでは前回受信した交信フラグと今回受信した交信フラ
グとが同じ「０１」であるので異常であることが検出さ
れる（ステップ６０）。そこで、スレーブ側ＣＰＵＢか
らは前回受信した交信フラグ「０１」及びフレームＢ１
が再送（０１，Ｂ＋ ＞される（ステップ６２）。
マスタ側ＣＰＵＡの交信フラグ検出部２ａでは送信した
交信フラグ「１０」とスレーブ側ＣＰＵＢから受信した
交信フラグ「０１」とが異なるので異常であることが検
出され（ステップ５１〉、フレーム送信部４ａから正し
い交信フラグ「１０」及び前回送信失敗したフレームＡ
２が再送（１０゜Ａ２ ）される（ステップ５３）。ス
レーブ側ＣＰＵＢの交信フラグ検出部２ｂでは前回受信
した交信フラグと今回受信した交信フラグとが異なるの
で正常であることが検出され（ステップ６０）、フレー
ム処理部３ｂでフレーム処理され、フレームＢ２に受信
した交信フラグｒ １０．１を付加してマスタ側ＣＰＩ
ＪＡに送信（１０，８２＞する（ステップ６１）。
交信フラグ「１０」とスレーブ側ＣＰＵＢから受信した
交信フラグ「０１」とが異なるので異常であることが検
出され（ステップ５１〉、フレーム送信部４ａから正し
い交信フラグ「１０」及び前回送信失敗したフレームＡ
２が再送（１０゜Ａ２ ）される（ステップ５３）。ス
レーブ側ＣＰＵＢの交信フラグ検出部２ｂでは前回受信
した交信フラグと今回受信した交信フラグとが異なるの
で正常であることが検出され（ステップ６０）、フレー
ム処理部３ｂでフレーム処理され、フレームＢ２に受信
した交信フラグｒ １０．１を付加してマスタ側ＣＰＩ
ＪＡに送信（１０，８２＞する（ステップ６１）。
このように、フレームの冒頭に送信１回毎に反転する交
信フラグを付加してこれを授受することにより相手ＣＰ
Ｕとの通信状態をフレーム授受毎にその都度確認でき、
これにより、異常があった場合これを短時間のうちに検
出し、かつ、再送処理（応答）を行なうことによって授
受フレームの欠落を防止し得る。
信フラグを付加してこれを授受することにより相手ＣＰ
Ｕとの通信状態をフレーム授受毎にその都度確認でき、
これにより、異常があった場合これを短時間のうちに検
出し、かつ、再送処理（応答）を行なうことによって授
受フレームの欠落を防止し得る。
次に、スレーブ側ｃｐｕｓが送信したフレームをマスタ
側ＣＰＵＡが受信できなかった場合の各ＣＰＵ間のフレ
ーム授受の様子を第５図に示す。
側ＣＰＵＡが受信できなかった場合の各ＣＰＵ間のフレ
ーム授受の様子を第５図に示す。
マスタ側ＣＰＵＡから交信フラグ「０１」及びフレーム
Ａ１が送信され（０１，Ａ＋）、スレーブ側ＣＰＵＢに
てこれが受信されて交信フラグ「０１」及びフレームＢ
＋としてマスタ側ＣＰＵＡに送信（０１，Ｂ＋ ）され
たとする。
Ａ１が送信され（０１，Ａ＋）、スレーブ側ＣＰＵＢに
てこれが受信されて交信フラグ「０１」及びフレームＢ
＋としてマスタ側ＣＰＵＡに送信（０１，Ｂ＋ ）され
たとする。
ここで、回線エラー等によってスレーブ側ＣＰＩＪＢが
送信したフレームをマスタ側ＣＰＵＡが受信できなかっ
た場合（ステップ５１）、マスタ側ＣＰＵＡではスレー
１側ＣＰＵＢが無応谷であったとしてこれが検出され、
前回と同じ交信フラグ「０１」及びフレームＡ１が再送
（０１，Ａ＋ ）される（ステップ５３）。スレーブ側
ＣＰＵＢでは前回受信した交信フラグと今回受信した交
信フラグとが同じ「０１」であるので異常があることが
検出され（ステップ６０）、送信失敗した交信フラグ−
「０１」及びフレームＢ１が送信（０１゜Ｂ＋ ）され
る（ステップ６２）。
送信したフレームをマスタ側ＣＰＵＡが受信できなかっ
た場合（ステップ５１）、マスタ側ＣＰＵＡではスレー
１側ＣＰＵＢが無応谷であったとしてこれが検出され、
前回と同じ交信フラグ「０１」及びフレームＡ１が再送
（０１，Ａ＋ ）される（ステップ５３）。スレーブ側
ＣＰＵＢでは前回受信した交信フラグと今回受信した交
信フラグとが同じ「０１」であるので異常があることが
検出され（ステップ６０）、送信失敗した交信フラグ−
「０１」及びフレームＢ１が送信（０１゜Ｂ＋ ）され
る（ステップ６２）。
マスタ側ＣＰＵＡで正常受信されると（ステップ５１）
通常にフレーム処理され（ステップ５２）、前記と同様
に交信フラグを反転して［１０１としてフレームＡ２が
送信（１０，Ａ２ ）される（ステップ５０）。
通常にフレーム処理され（ステップ５２）、前記と同様
に交信フラグを反転して［１０１としてフレームＡ２が
送信（１０，Ａ２ ）される（ステップ５０）。
本発明によれば、交信フラグをフレームの冒頭に設ける
だけの簡単な手段により相手ＣＰＵとの通常状態をフレ
ーム授受の都度に確実に確認し得、これにより、異常が
あった場合これを短時間のうちに適確に検出し得、授受
フレームの欠落を防止し得る等の特長を有する。
だけの簡単な手段により相手ＣＰＵとの通常状態をフレ
ーム授受の都度に確実に確認し得、これにより、異常が
あった場合これを短時間のうちに適確に検出し得、授受
フレームの欠落を防止し得る等の特長を有する。
第１図は本発明の原理ブロック図、
第２図は本発明の一実施例のブロック図、第３図は本発
明の処理手順のフローチャート、第４図及び第５図はＣ
ＰＵ間の通信に異常を生じた場合の図である。 図において、 １ａ、１ｂはフレーム受信部、 ２ａ、２ｂは交信フラグ検出部、 ３ａ、３ｂはフレーム処理部、 ４ａ、４ｂはフレーム送信部、 ５は交信フラグ発生部、 Ａはマスタ側ｃｐｕ。 Ｂはスレーブ側ＣＰＵである。 坤す壱Ｉ！ｌｌ乃凛運ブ℃７２図 １ｓ１図 樒靜−−與ツ径−１のブロン２目 第２図 （Ａ） （Ｂ） 参俗用の東ｐ１牛）頃りフつ−４−ｖ−）第３図 マス９ｍｌ’ｌ Ｃ，Ｐ ｕｋｒＩ’ｌＬ＊ Ｌｔｓ
７レー４ ＋＝４曽庄Ｅｔｒｒ ：ｌＣラ−ｎ”あつ瓜
聾シ（メＯ辺 第４図
明の処理手順のフローチャート、第４図及び第５図はＣ
ＰＵ間の通信に異常を生じた場合の図である。 図において、 １ａ、１ｂはフレーム受信部、 ２ａ、２ｂは交信フラグ検出部、 ３ａ、３ｂはフレーム処理部、 ４ａ、４ｂはフレーム送信部、 ５は交信フラグ発生部、 Ａはマスタ側ｃｐｕ。 Ｂはスレーブ側ＣＰＵである。 坤す壱Ｉ！ｌｌ乃凛運ブ℃７２図 １ｓ１図 樒靜−−與ツ径−１のブロン２目 第２図 （Ａ） （Ｂ） 参俗用の東ｐ１牛）頃りフつ−４−ｖ−）第３図 マス９ｍｌ’ｌ Ｃ，Ｐ ｕｋｒＩ’ｌＬ＊ Ｌｔｓ
７レー４ ＋＝４曽庄Ｅｔｒｒ ：ｌＣラ−ｎ”あつ瓜
聾シ（メＯ辺 第４図
Claims (1)
- 【特許請求の範囲】 マスタ側ＣＰＵ（Ａ）とスレーブ側ＣＰＵ（Ｂ）との間
でフレームの授受を行なうＣＰＵ間通信制御装置におい
て、 正常状態においては送信毎に交互に反転する交信フラグ
（０１、１０、０１、・・・）をフレーム（Ａ＿１、Ａ
＿２、・・・）の冒頭に付加して送信する手段（４ａ、
５）と、送信した交信フラグとこれに対応して相手ＣＰ
Ｕから受信した交信フラグとが同じ場合を正常と判断し
、異なる場合を異常と判断する手段（２ａ）とを有する
マスタ側ＣＰＵ（Ａ）と、 受信した交信フラグをそのままフレーム（Ｂ＿１、Ｂ＿
２、・・・）の冒頭に付加して送信する手段（４ｂ）と
、今回受信した交信フラグと前回受信した交信フラグと
が異なる場合を正常と判断し、同じ場合を異常と判断す
る手段（２ｂ）とを有するスレーブ側ＣＰＵ（Ｂ）とよ
りなることを特徴とするＣＰＵ間通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62046046A JPS63211451A (ja) | 1987-02-27 | 1987-02-27 | Ｃｐｕ間通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62046046A JPS63211451A (ja) | 1987-02-27 | 1987-02-27 | Ｃｐｕ間通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63211451A true JPS63211451A (ja) | 1988-09-02 |
Family
ID=12736087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62046046A Pending JPS63211451A (ja) | 1987-02-27 | 1987-02-27 | Ｃｐｕ間通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63211451A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02245961A (ja) * | 1989-03-20 | 1990-10-01 | Fujitsu Ltd | プロセッサ間通信方式 |
| WO1991014230A1 (en) * | 1990-03-05 | 1991-09-19 | Fujitsu Limited | Message communication processing system |
-
1987
- 1987-02-27 JP JP62046046A patent/JPS63211451A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02245961A (ja) * | 1989-03-20 | 1990-10-01 | Fujitsu Ltd | プロセッサ間通信方式 |
| WO1991014230A1 (en) * | 1990-03-05 | 1991-09-19 | Fujitsu Limited | Message communication processing system |
| US5596720A (en) * | 1990-03-05 | 1997-01-21 | Fujitsu Limited | Redundant message processing system featuring reception server controlling communication between client and server process, and stand-by server retransmitting message with information indicating the message being a retransmitted message |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63211451A (ja) | Ｃｐｕ間通信制御装置 | |
| JP3251531B2 (ja) | 障害検出方法及び通信システム | |
| JPS6314542B2 (ja) | ||
| JPH0362752A (ja) | 通信システム | |
| JP6207710B1 (ja) | 転送制御装置、転送制御方法およびプログラム | |
| JPH04129346A (ja) | アドレス重複検出機能を備えた通信システム | |
| JP4137304B2 (ja) | パケット通信網の障害検出方法 | |
| JP2674922B2 (ja) | 複数の操作端末間のデータ伝送装置 | |
| JP2757847B2 (ja) | ベーシック手順における二重受信回避方式 | |
| CN115578194A (zh) | 一种跨链交易方法、系统、计算机设备及存储介质 | |
| JPH03117242A (ja) | データ伝送のリトライ方法 | |
| JPS6239929A (ja) | デ−タ伝送装置 | |
| KR20010059644A (ko) | 이동통신시스템의 기지국 또는 제어국의 프로세서와디바이스의 상태와 장애내역 불일치 해결방법 | |
| JPH05313979A (ja) | 疎結合分散トランザクション処理システムにおける共通定義情報の整合性チェック方式 | |
| JPH03270451A (ja) | Ｉｓｄｎにおけるメッセージ通達確認方式 | |
| JPH01305742A (ja) | 計算機間通信のリトライ方式 | |
| JPH05151130A (ja) | 問い合わせ・応答型通信方式 | |
| JPH0298711A (ja) | 数値制御データ転送チェック方式 | |
| JPS61170858A (ja) | 情報処理方式 | |
| JPH03158037A (ja) | 障害復旧方式 | |
| JPH043699B2 (ja) | ||
| JPS5972844A (ja) | 通信制御システム | |
| JPS63254839A (ja) | 誤り検出回路の故障診断方法 | |
| JPH0344129A (ja) | ネットワークシステムにおけるデータエラー回復方式 | |
| JPH03102553A (ja) | コンピュータ通信の応答確認方式 |