JPS63206667A - プリント基板試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 プリント基板におけるネット毎のパターンを試験する方
法において、不均一格子のプリント基板を試験する際、
無駄な労力と、多くの時間を要すると云う問題を解決す
る為に、該プリント基板の全てのネットパターンデータ
の内から、各ネット毎の試験データに対して、例えば、
ショートする可能性のある近接パターンデータを抽出し
、該抽出されたネットについてのみ、例えば、２点試験
方法で試験するようにしたものである。

〔産業上の利用分野〕

本発明は、プリント基板の試験方法に関する。

一般に、プリント基板の試験は、該プリント基板に印刷
配線されているパターンが、正しく配線されているか否
かとか、パターン同志に短絡（ショート）シている所が
ないかをチェックするものである。

所で、最近の電子部品の多様化に伴い、端子の寸法規格
も多様化して、各種の寸法の部品を搭載することが多く
なっており、グリッド格子も不均一なものが多くなって
くる動向にある。

又、最近の計算機システムの大規模化に起因する高密度
実装化に伴って、均一なグリッド格子以外のホールが生
成される動向にある。

従って、該不拘−なグリッド格子のプリント基板の試験
が手作業で行われると、多くの時間と労力を要する為、
短時間でできるプリント基板試験方法が必要とされる。

又、不均一であっても、２点のグリッド端子をあたるこ
とができるプリント基板試験機の作成は可能であるが、
該試験機で上記短絡チェックを完全に行う為には、全て
のネットの組み合わせを行わなくてはならず、膨大な時
間が必要となる為、不均一なグリッド格子を持つプリン
ト基板に対して、効果的に短絡試験ができる試験方法が
待たれるようになってきた。

〔従来の技術と発明が解決しようとする問題点〕第４図
は従来のプリント基板試験方法を説明する図であり、（
ａ）は均一グリッド格子を持つプリント基板の場合を示
し、（ｂ）は不均一なグリッド格子を持つプリント基板
の場合を示している。

先ず、（ａ）図に示すように、グリッド格子が１００　
ｍｉｌの正方形のように均一な格子を持っているプリン
ト基板においては、例えば、°剣山゛のような均一のブ
ロービング端子で、全てのグリッド格子（例えば、図示
の■〜０）を同時にブロービングして試験していた。

然し、（ｂ）図に示すような不均一な格子のプリント基
板では、均一のブロービング端子による試験ができない
為、例えば、手作業で試験していた。

従って、（ａ）のケースでは、同時にブロービングでき
るような°フィクスチャ″（均一試験端子盤）を、プリ
ント基板のサイズ毎に作成する必要があり、非常に多く
のコストと９時間がかかると云う問題があった。

この為、例えば、２点毎にブロービングする試験機が知
られているが、前述のネットの短絡（ショート）を検査
する為には、　（ｂ）図に示すように、全てのネットの
組み合わせを試験する必要があり、非常に時間がかかる
と云う問題があった。

本発明は上記従来の欠点に鑑み、プリント基板試験方法
において、試験時間を短縮できる効率的な試験方法を捉
供することを目的とするものである。

〔問題点を解決するための手段〕

第１図は、本発明のプリント基板試験方法の構成を示す
処理の流れ図である。

本発明においては、 プリント基板におけるネット毎のパターンを試験する方
法であって、 該プリント基板の全てのネットパターンデータの内から
、各ネット毎の試験データに対して、近接するネットパ
ターンデータを抽出する手段３２゜３３を設け、 該手段３２．３３によって抽出されたネットパターンに
ついてのみ、試験するように構成する。

〔作用〕

即ち、本発明によれば、プリント基板におけるネット毎
のパターンを試験する方法において、不均一格子のプリ
ント基板を試験する際、無駄な労力と、多くの時間を要
すると云う問題を解決する為に、該プリント基板の全て
のネットパターンデータの内から、各ネット毎の試験デ
ータに対して、例えば、ショートする可能性のある近接
パターンデータを抽出し、該抽出されたネットについて
のみ、例えば、２点試験方法で試験するようにしたもの
であるので、試験データからかなり離れている　°ビア
゛、“パターン”等で試験する必要がなく、プリント基
板をチェックするのに要する時間が短縮されると共に、
プリント基板毎にチェ・７りする為の“フィクスチャ゛
を作成する必要がなくなる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

前述の第１図が本発明のプリント基板試験方法の構成を
示す流れ図であり、第２図はプリント基板試験システム
の構成例を示した図であり、第３図は本発明のプリント
基板試験方法の具体例を示した図であり、第１図におけ
るステップ３２．３３が本発明を実施するのに必要な手
段である。尚、全図を通して同じ符号は同じ対象物を示
している。

以下、第１図〜第３図によって、本発明のプリント基板
試験方法を説明する。

先ず、第２図において、中央処理部（ＣＰＵ）　１が主
記憶装置（ＭＳ）　２上にローディングされている「プ
リント基板試験システムＪ２１を実行すること番こより
、ファイルメモリ（ＦＭ）　３に構築されているデータ
ヘース（ＤＢ）から、試験対象のプリント基板の配線パ
ターンデータを主記憶装置（ＭＳ）　２上の特定領域（
プリント基板データ領域）２２にプリント基板データと
して展開し、その中から試験対象データを、第１図のス
テップ３２．３３によってチェックデータ領域２３に抽
出し、該チェックデータに基づいて、２点試験機４を起
動し、本発明のプリント基板の試験を行う。

以下、第１図によって、本発明のチェックデータ抽出方
法を説明する。

ステップ３０：前述のプリント基板データベース（ＤＢ
）から、１ネフトを構成するパターン、及びビア（ホー
ル）データを収集する。

ここで、′ネソド　とは、常に同電位となる。

互いに接続されたパターン、及びホールデータの群を指
す。

ステップ３１ニステツプ３０で収集したネットの接続を
チェックする為のチェックデータを作成する。

ステップ３２：上記ネットのパターン、又はホールに隣
接する他のネットのパターン、及びホールデ〜りを集め
る。

通常、パターン、及びホールデータは、主記憶装置（Ｍ
Ｓ）　２上のプリント基板データ領域２２（第２図参照
）に、各ネット毎に、順序付けされた領域に、例えば、
端点座標データと１ｗＡ幅データ群として格納されてい
るので、あるネットのデータに対して近接している領域
に格納されているネットデータを選択し、該選択したデ
ータについて、相互の距離を計算することにより、近接
ネットを抽出することができる。

ステップ３３ニステツプ３２で抽出したネットに対して
、隣接ショートをチェックする為のチェックデータを作
成して、第２図のチェックデータ領域２３に格納する。

ステップ３４：　当該ネットを構成している全てのパタ
ーン、及びホールについて、上記ステップ３２、３３の
処理をしたかどうかを調べ、残っているパターン、又は
ホールがある場合には、ステップ３２に戻るが、全て完
了している場合には、次のステップ３５に移る。

ステップ３５：　当該プリント基板に存在する全てのネ
ットを処理したかどうかを見て、終了していない時には
、ステップ３０に戻るが、終了している場合には次のス
テップに移る。

ステップ３６：前述のチェックデータ領域２３に格納さ
れているチェックデータについて、重複しているチェッ
クデータの一方を削除して、無駄のないチェックデータ
を作成する。

上記ステップ３０〜３６で生成されたチェックデータに
ついて、前述の２点試験機４で本発明のプリント基板試
験を行う。

上記、ステップ３２．３３で抽出されたチェックデータ
の具体例を、第３図によって説明する。

本図において、ホール■、■、■を結ぶ１つのネットに
対して、ホール■、■に属する近接ネットが上記のステ
ップ３２．３３で抽出され、ホール■。

■に属するネットは抽出されない。

このチェックデータについて、２点試験機４で試験する
場合、先ず、ホール■、■、■を結ぶネットが正常に繋
がっていることを試験する為に、■、■間、及び■、■
間をブロービングしてチェックする。

次に、ショートをチェックする為に選択されたネットの
内、ショートする危険のある点に近いブロービング端子
（例えば、■−■、■−〇）を選び出して、該ショート
チェックを行う。

従来は、第４図（ｂ）に示すように、全てのネットとシ
ョートチェックを行っていた為、チェック回数が膨大に
なっていた。

このように、本発明は、プリント基板の設計データより
、試験しようとしているネットに近接しているネットの
みを抽出して、２点試験のチェックデータを生成し、例
えば、前述の２点試験機で試験するようにした所に特徴
がある。

〔発明の効果〕

以上、詳細に説明したように、本発明のプリント基板チ
ェック方法は、プリント基板におけるネット毎のパター
ンを試験する方法において、不均一格子のプリント基板
を試験する際９無駄な労力と、多くの時間を要すると云
う問題を解決する為に、該プリント基板の全てのネット
パターンデータの内から、各ネット毎の試験データに対
して、例えば、ショートする可能性のある近接パターン
データを抽出し、該抽出されたネットについてのみ、例
えば、２点試験方法で試験するようにしたものであるの
で、試験データからかなり離れている゛ビア゛、゛パタ
ーン゛等で試験する必要がなく、プリント基板をチェッ
クするのに要する時間が短縮されると共に、プリント基
板毎にチェックする為の°フィクスチャ゛を作成する必
要がなくなる効果がある。

【図面の簡単な説明】

第１図が本発明のプリント基板試験方法の構成を示す処
理の流れ図。 第２図はプリント基板試験システムの構成例を示した図
。 第３図は本発明のプリント基板試験方法の具体例を示し
た図。 第４図は従来のプリント基板試験方法を説明する図。 である。 図面において、 １は中央処理部（ＣＰＩＩ）、　　２は主記憶装置Ｉ　
（ＭＳ）　。 ２１はプリント基板試験システム。 ２２はプリント基板データ領域。 ２３はチェックデータ領域。 ３はファイルメモリ（Ｆ門）。 ４は２点試験機。 ３０〜３６は処理ステップ、Φ〜はホール。

Claims (1)

1. 【特許請求の範囲】 　プリント基板におけるネット毎のパターンを試験する
   方法であって、 該プリント基板の全てのネットパターンデータの内から
   、各ネット毎の試験データに対して、近接するネットパ
   ターンデータを抽出する手段（３２、３３）を設け、 該手段（３２、３３）によって抽出されたネットパター
   ンについてのみ、試験することを特徴とするプリント基
   板試験方法。