JPS63206028A - Ｐｌｌシンセサイザ回路 - Google Patents
Ｐｌｌシンセサイザ回路Info
- Publication number
- JPS63206028A JPS63206028A JP62038801A JP3880187A JPS63206028A JP S63206028 A JPS63206028 A JP S63206028A JP 62038801 A JP62038801 A JP 62038801A JP 3880187 A JP3880187 A JP 3880187A JP S63206028 A JPS63206028 A JP S63206028A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- buffer amplifier
- output
- reception
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 13
- 238000010397 one-hybrid screening Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 15
- 231100000989 no adverse effect Toxicity 0.000 abstract 1
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 206010067482 No adverse event Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/10—Internal combustion engine [ICE] based vehicles
- Y02T10/12—Improving ICE efficiencies
Landscapes
- Transceivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は単信方式（プレストーク方式）の無線機におい
て、送信用と受信用の２つの電圧制御発振回路を具備し
たＰＬＬシンセサイザ回路に関するものである。
て、送信用と受信用の２つの電圧制御発振回路を具備し
たＰＬＬシンセサイザ回路に関するものである。
「従来の技術」
従来、この種の回路は第２図に示すように、送信局部発
振用電圧制御発振回路（以下送信用ｖＣＯという）（１
）と、受信局部発振用電圧制御発振回路（以下受信用ｖ
ＣＯという）（２）とはそれぞれバッファアンプ（３）
（４）を介してアイソレータ（５） （６）に結合さ
れ、さらに、このアイソレータ（５） （６）の出力側
をカプラ（７） （８）によって分岐して、送信側は送
信ＰＬＬシンセサイザ出力端子（９）とプリスケーラ（
１０）に結合され、受信側は受信ＰＬＬシンセサイザ出
力端子（１１）と前記プリスケーラ（１０）に結合され
、また、このプリスケーラ（１０）には位相比較器と可
変分周器を含んだＰＬＬ用ＩＣ（１２）が結合され、こ
のＰＬＬ用ＩＣ（１２）の入力側には分周回路（１３）
を介して基準発振回路（１４）が結合され、出力側には
切換回路（１５）を介して送信用ループフィルタ（１６
）と受信用ループフィルタ（１７）が結合され、送信用
ループフィルタ（１６）は前記送信用ｖＣＯ（１）に結
合され、受信用ループフィルタ（１７）は前記受信用Ｖ
ＣＯ（２）に結合されて構成されていた。
振用電圧制御発振回路（以下送信用ｖＣＯという）（１
）と、受信局部発振用電圧制御発振回路（以下受信用ｖ
ＣＯという）（２）とはそれぞれバッファアンプ（３）
（４）を介してアイソレータ（５） （６）に結合さ
れ、さらに、このアイソレータ（５） （６）の出力側
をカプラ（７） （８）によって分岐して、送信側は送
信ＰＬＬシンセサイザ出力端子（９）とプリスケーラ（
１０）に結合され、受信側は受信ＰＬＬシンセサイザ出
力端子（１１）と前記プリスケーラ（１０）に結合され
、また、このプリスケーラ（１０）には位相比較器と可
変分周器を含んだＰＬＬ用ＩＣ（１２）が結合され、こ
のＰＬＬ用ＩＣ（１２）の入力側には分周回路（１３）
を介して基準発振回路（１４）が結合され、出力側には
切換回路（１５）を介して送信用ループフィルタ（１６
）と受信用ループフィルタ（１７）が結合され、送信用
ループフィルタ（１６）は前記送信用ｖＣＯ（１）に結
合され、受信用ループフィルタ（１７）は前記受信用Ｖ
ＣＯ（２）に結合されて構成されていた。
［発明が解決しようとする問題点」
第２図に示すような従来の回路では、送信用ＶＣ○と受
信用ｖＣ○との後に、それぞれアイソレータやカプラな
どの特殊な部品を必要として高価になるという問題があ
った。
信用ｖＣ○との後に、それぞれアイソレータやカプラな
どの特殊な部品を必要として高価になるという問題があ
った。
ｒ問題点を解決するための手段」
本発明は上述のような問題点を解決するためになされた
もので、プレストーク方式の無線機であって、送信局部
発振用と受信局部発振用の２つの電圧制御発振回路を有
し、１つのＰＬＬ用ＩＣで送信と受信の周波数を制御す
るようにしたＰＬＬシンセサイザ回路において、前記２
つの電圧制御発振回路の出力側に、それぞれバッファア
ンプを介して１つのハイブリット回路の入力側に結合し
、このハイブリット回路の出力側をＰＬＬシンセサイザ
出力端子とプリスケーラ入力端子に結合してなるもので
ある。
もので、プレストーク方式の無線機であって、送信局部
発振用と受信局部発振用の２つの電圧制御発振回路を有
し、１つのＰＬＬ用ＩＣで送信と受信の周波数を制御す
るようにしたＰＬＬシンセサイザ回路において、前記２
つの電圧制御発振回路の出力側に、それぞれバッファア
ンプを介して１つのハイブリット回路の入力側に結合し
、このハイブリット回路の出力側をＰＬＬシンセサイザ
出力端子とプリスケーラ入力端子に結合してなるもので
ある。
「作用」
ハイブリット回路のすべてのポートがこれに接続されて
いる回路と整合がとれているものとすると、ハイブリッ
ト回路の性質によりバッファアンプの出力は所定値だけ
減衰されて２つのポートに分岐される。分岐された後段
の回路の入力端子で反射した信号は送信時は受信用バッ
ファアンプで、また受信時は送信用バッファアンプで吸
収され、他方のバッファアンプへの反射はなく、電圧制
御発振回路への悪影響を及ぼさない。
いる回路と整合がとれているものとすると、ハイブリッ
ト回路の性質によりバッファアンプの出力は所定値だけ
減衰されて２つのポートに分岐される。分岐された後段
の回路の入力端子で反射した信号は送信時は受信用バッ
ファアンプで、また受信時は送信用バッファアンプで吸
収され、他方のバッファアンプへの反射はなく、電圧制
御発振回路への悪影響を及ぼさない。
「実施例」
以下、本発明の一実施例を図面に基づき説明する。
本発明では、第１図に示すように、第２図の従来回路に
おける２個のアイソレータ（５） （６）と２個のカプ
ラ（７）（８）を省き、ブランチライン形の３ｄＢハイ
ブリット回路（１８）を用いたものである。すなわち、
送信用ｖＣ○（１）には送信用バッファアンプ（３）を
介して前記ハイブリット回路（１８）の一方の入力端子
（１９）に結合され、同様に、受信用ｖＣＱ（２）には
受信用バッファアンプ（４）を介してハイブリット回路
（１８）の他方の入力端子（２０）に結合され、このハ
イブリット回路（１８）の一方の出力端子（２１）は切
換回路（２３）の共通端子（２４）に結合され。
おける２個のアイソレータ（５） （６）と２個のカプ
ラ（７）（８）を省き、ブランチライン形の３ｄＢハイ
ブリット回路（１８）を用いたものである。すなわち、
送信用ｖＣ○（１）には送信用バッファアンプ（３）を
介して前記ハイブリット回路（１８）の一方の入力端子
（１９）に結合され、同様に、受信用ｖＣＱ（２）には
受信用バッファアンプ（４）を介してハイブリット回路
（１８）の他方の入力端子（２０）に結合され、このハ
イブリット回路（１８）の一方の出力端子（２１）は切
換回路（２３）の共通端子（２４）に結合され。
他方の出力端子（２２）はプリスケーラ（１０）に結合
される。前記切換回路（２３）は切換回路（１５）と連
動して切換えられる。その他の構成は第２図の従来回路
と変りはない。
される。前記切換回路（２３）は切換回路（１５）と連
動して切換えられる。その他の構成は第２図の従来回路
と変りはない。
以上のような構成において、送信時には切換回路（２３
） （１５）を送信側へ切換える。
） （１５）を送信側へ切換える。
ここで、３ｄＢハイブリット回路（１８）のすべての入
出力端子（１９） （２０） （２１） （２２）が、
これらに接続されている回路（３） （４） （２３）
（１０）と整合がとれていると、３ｄＢハイブリット
回路（１８）の性質上、送信用バッファアンプ（３）の
出力は３ｄＢの減衰をもって２つの出力端子（２１）
（２２）に分岐される６分岐された後の回路（２３）
（１０）の入力端子で反射した信号は受信局バッファア
ンプ（４）の出力整合回路で吸収させるので、送信用バ
ッファアンプ（３）への反射はなく、送信用と受信用の
２つのＶ ＣＯ（１） （２）への悪影響を及ぼさない
。
出力端子（１９） （２０） （２１） （２２）が、
これらに接続されている回路（３） （４） （２３）
（１０）と整合がとれていると、３ｄＢハイブリット
回路（１８）の性質上、送信用バッファアンプ（３）の
出力は３ｄＢの減衰をもって２つの出力端子（２１）
（２２）に分岐される６分岐された後の回路（２３）
（１０）の入力端子で反射した信号は受信局バッファア
ンプ（４）の出力整合回路で吸収させるので、送信用バ
ッファアンプ（３）への反射はなく、送信用と受信用の
２つのＶ ＣＯ（１） （２）への悪影響を及ぼさない
。
受信時には切換回路（２３） （１５）を受信側へ切換
えることにより送信時と略同様の動作をなす。なお、送
信時には送信用Ｖ ＣＯ（１）が動作して、受信用ｖ
ｃ Ｏ（２）は発振を停止し、また、受信時には受信用
Ｖ ＣＯ（２）が動作シテ、送信用Ｖ ＣＯ（１）は発
振を停止する。また、２つのバッファアンプ（３）（４
）は常時動作している。
えることにより送信時と略同様の動作をなす。なお、送
信時には送信用Ｖ ＣＯ（１）が動作して、受信用ｖ
ｃ Ｏ（２）は発振を停止し、また、受信時には受信用
Ｖ ＣＯ（２）が動作シテ、送信用Ｖ ＣＯ（１）は発
振を停止する。また、２つのバッファアンプ（３）（４
）は常時動作している。
「発明の効果」
本発明は上述のように構成したので、ハイブリット回路
によってアイソレータとカプラの働きを代用でき、極め
て安価に提供できるものである。
によってアイソレータとカプラの働きを代用でき、極め
て安価に提供できるものである。
第１図は本発明によるＰＬＬシンセサイザ回路の一実施
例を示す電気回路図、第２図は従来の回路図である。 （１）−・・送信用ＶＣＯ１（２）・・・受信用ＶＣＯ
１（３）・・・送信用バッファアンプ、（４）・・・受
信用バッファアンプ、（９）・・・送信用出力端子、
（１０）・・・プリスケーラ、 （１１）・・・受信用
出力端子、（１２）・・・ＰＬＬ用ＩＣ１（１３）・・
・分周回路、 （１４）・・・基準発振回路、 （１５
）・・・切換回路、（１６）・・・送信用ループフィル
タ、（１７）・・・受信用ループフィルタ、（１８）・
・・３ｄＢハイブリット回路、 （１９）（２０）・・
・入力端子、（２１） ＜２２）・・・出力端子、（２
３）・・・切換回路、 （２４）・・・共通端子。 出願人 株式会社富士通ゼネラル ！！１５！Ｊ フ１ 第 ２ 図
例を示す電気回路図、第２図は従来の回路図である。 （１）−・・送信用ＶＣＯ１（２）・・・受信用ＶＣＯ
１（３）・・・送信用バッファアンプ、（４）・・・受
信用バッファアンプ、（９）・・・送信用出力端子、
（１０）・・・プリスケーラ、 （１１）・・・受信用
出力端子、（１２）・・・ＰＬＬ用ＩＣ１（１３）・・
・分周回路、 （１４）・・・基準発振回路、 （１５
）・・・切換回路、（１６）・・・送信用ループフィル
タ、（１７）・・・受信用ループフィルタ、（１８）・
・・３ｄＢハイブリット回路、 （１９）（２０）・・
・入力端子、（２１） ＜２２）・・・出力端子、（２
３）・・・切換回路、 （２４）・・・共通端子。 出願人 株式会社富士通ゼネラル ！！１５！Ｊ フ１ 第 ２ 図
Claims (2)
- （１）プレストーク方式の無線機であって、送信局部発
振用と受信局部発振用の２つの電圧制御発振回路を有し
、１つのＰＬＬ用ＩＣで送信と受信の周波数を制御する
ようにしたＰＬＬシンセサイザ回路において、前記２つ
の電圧制御発振回路の出力側に、それぞれバッファアン
プを介して１つのハイブリット回路の入力側に結合し、
このハイブリット回路の出力側をＰＬＬシンセサイザ出
力端子とプリスケーラ入力端子に結合してなることを特
徴とするＰＬＬシンセサイザ回路。 - （２）ハイブリット回路は３ｄＢ減衰のブランチライン
形からなる特許請求の範囲第１項記載のＰＬＬシンセサ
イザ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62038801A JPS63206028A (ja) | 1987-02-20 | 1987-02-20 | Ｐｌｌシンセサイザ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62038801A JPS63206028A (ja) | 1987-02-20 | 1987-02-20 | Ｐｌｌシンセサイザ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63206028A true JPS63206028A (ja) | 1988-08-25 |
| JPH0551212B2 JPH0551212B2 (ja) | 1993-08-02 |
Family
ID=12535396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62038801A Granted JPS63206028A (ja) | 1987-02-20 | 1987-02-20 | Ｐｌｌシンセサイザ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63206028A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011082857A (ja) * | 2009-10-08 | 2011-04-21 | Japan Radio Co Ltd | インピーダンス整合回路 |
| JP5234006B2 (ja) * | 2007-11-21 | 2013-07-10 | 富士通株式会社 | 電力増幅器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62186621A (ja) * | 1986-02-12 | 1987-08-15 | Hitachi Ltd | 衛星通信用局部発振装置 |
-
1987
- 1987-02-20 JP JP62038801A patent/JPS63206028A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62186621A (ja) * | 1986-02-12 | 1987-08-15 | Hitachi Ltd | 衛星通信用局部発振装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5234006B2 (ja) * | 2007-11-21 | 2013-07-10 | 富士通株式会社 | 電力増幅器 |
| JP2011082857A (ja) * | 2009-10-08 | 2011-04-21 | Japan Radio Co Ltd | インピーダンス整合回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0551212B2 (ja) | 1993-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963100A (en) | Frequency synthesizer having a speed-up circuit | |
| US4492960A (en) | Switching mixer | |
| JPH06152467A (ja) | 無線通信機 | |
| JPH0152923B2 (ja) | ||
| EP0091378B1 (en) | Frequency conversion unit | |
| JP3309904B2 (ja) | 無線用送受信機 | |
| JPS63206028A (ja) | Ｐｌｌシンセサイザ回路 | |
| US5214395A (en) | Parasitic signal suppression circuit for an extremely high frequency oscillator | |
| US3754188A (en) | Redundant fm transmitting system | |
| US7088963B2 (en) | Architecture for cordless telephones | |
| JPS6313418A (ja) | ダイオ−ド高周波スイツチ | |
| JP2999484B2 (ja) | 無線機 | |
| JPS60223234A (ja) | マイクロ波トランシ−バ装置 | |
| JPH07297750A (ja) | 送受信ミキサ回路 | |
| KR950001502B1 (ko) | 디지탈 무선전화기의 신호처리장치 | |
| JPH1051202A (ja) | アンテナスイッチ共用器 | |
| JPH0832465A (ja) | 周波数シンセサイザ | |
| SU1206969A2 (ru) | Устройство дл передачи частотно-манипулированных сигналов | |
| JPS604317A (ja) | 周波数変換器 | |
| JPS5832348B2 (ja) | マイクロハソウチ | |
| JPS62237816A (ja) | ホツトスタンバイ方式の受信分波装置 | |
| JPS6020640A (ja) | 選局回路 | |
| JPS63198428A (ja) | 無線通信機 | |
| KR19990065742A (ko) | 방향성 결합기를 이용한 무선단말기용 위상고정루프 신세사이저 | |
| JPH0232819B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |