JPS6320573A - 分割式回路変換方式 - Google Patents
分割式回路変換方式Info
- Publication number
- JPS6320573A JPS6320573A JP61164640A JP16464086A JPS6320573A JP S6320573 A JPS6320573 A JP S6320573A JP 61164640 A JP61164640 A JP 61164640A JP 16464086 A JP16464086 A JP 16464086A JP S6320573 A JPS6320573 A JP S6320573A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- partial
- boundary
- circuits
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000005457 optimization Methods 0.000 claims description 17
- 230000007547 defect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 abstract description 17
- 230000006870 function Effects 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 4
- 238000000605 extraction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000000399 orthopedic effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、一つの回路(技術)系における既存の論理回
路を他の回路系における論理回路に変換する回路変換に
係り、特に大規模な論理回路の回路変換を実現するのに
好適な回路分割による回路変換方式に関する。
路を他の回路系における論理回路に変換する回路変換に
係り、特に大規模な論理回路の回路変換を実現するのに
好適な回路分割による回路変換方式に関する。
集積回路技術の急速な進歩に伴い、旧来積回路(技術)
系の既存の論理回路を新来積回路系の論′R回路に移し
変える回路変換のニーズが高まってきている。この背景
下、開発された従来の自動回路変換技術は、(社)情報
処理学会主催の第30回(昭和60年前期)全国大会に
おける柿本正夫らによる゛知識ベースを用いた流用設計
支援システム″と屈する講演予稿に見られるごとく、論
理回路を構成する素子もしくは複数素子からなる小回路
をこれとは異なる回路系の小回路に変換した上でさらに
素子削減等のための最適化を図るものである。この従来
技術は論理回路全体を一括して変換する方式である。こ
の方式は既存:Q理回路から流用する部分の回路を切り
出す機能をもつが、これは論理回路を実装m位に切り出
すことを目的としており、回路変換はあくまで一括的な
変換である。
系の既存の論理回路を新来積回路系の論′R回路に移し
変える回路変換のニーズが高まってきている。この背景
下、開発された従来の自動回路変換技術は、(社)情報
処理学会主催の第30回(昭和60年前期)全国大会に
おける柿本正夫らによる゛知識ベースを用いた流用設計
支援システム″と屈する講演予稿に見られるごとく、論
理回路を構成する素子もしくは複数素子からなる小回路
をこれとは異なる回路系の小回路に変換した上でさらに
素子削減等のための最適化を図るものである。この従来
技術は論理回路全体を一括して変換する方式である。こ
の方式は既存:Q理回路から流用する部分の回路を切り
出す機能をもつが、これは論理回路を実装m位に切り出
すことを目的としており、回路変換はあくまで一括的な
変換である。
従来技術は、論理回路の全情報を見渡せるため。
計算量とメモリ量が無制限という条件下で・最高度ノ回
路変換を実現できる可能性がある・しかしながら、集積
回路の集積度や飛躍的に向上した現在・■【・SI規模
の回路の回路変換を一括して行うことは膨大なメモリと
計算時間を要し、実際的でなくなりつつある。
路変換を実現できる可能性がある・しかしながら、集積
回路の集積度や飛躍的に向上した現在・■【・SI規模
の回路の回路変換を一括して行うことは膨大なメモリと
計算時間を要し、実際的でなくなりつつある。
したがって、本発明の目的は、上記した従来技術の欠点
をなくし、大現模な論理回路に対しても容易に実現でき
る実際的な回路変換技術を提供することにある。
をなくし、大現模な論理回路に対しても容易に実現でき
る実際的な回路変換技術を提供することにある。
上記の目的を達成するため、本発明では、回路変換の対
象となる論理回路をn個の部分回路に分割し、それぞれ
を単独で回路変換することにより回路変換の規模を縮小
させろ0部分回路単独で回路変換することによって論理
回路の分割境界付近に生じつる回路不良やi&適化不良
については、境界線を中心として定義できる境界部分回
路を切り出した後、回路調整と最適化を行い、この結果
に基づき、部分回路を修正することにより、それらの発
生を防止する。
象となる論理回路をn個の部分回路に分割し、それぞれ
を単独で回路変換することにより回路変換の規模を縮小
させろ0部分回路単独で回路変換することによって論理
回路の分割境界付近に生じつる回路不良やi&適化不良
については、境界線を中心として定義できる境界部分回
路を切り出した後、回路調整と最適化を行い、この結果
に基づき、部分回路を修正することにより、それらの発
生を防止する。
以下、本発明を実施例によって詳しく説明する。
第1図は本発明の一実施例図である0図形入力装置を介
して行うマン・マシン対話により論理回路図1を入力す
る。この際に、人間は、論理回路図を機能が異なるn個
の部分回路に分け、回路図入力・分割部2にその分は方
を指示しておく、この結果、n個の部分回路が原回路系
部分回路ファイル3.1.・・・、3.nに構成される
。これらの部分回路はそれぞれ、回路変換部4.1.・
・・、4.nによって、論理回路図1の回路系(原回路
系という)から、これとは別の、目標とする回路系(目
標回路系という)に変換され、目標回路系部分回路ファ
イル5.1.・・・、5.nに格納される。境界部分回
路切出し部6では目標回路系部分回路ファイル5.1.
・・・、5.nの部分回路から境界部分回路を切り出し
、境界部分回路ファイル7に格納する・第2図で、境界
部分回路を説明する。第2図(A)は5つの部分回路に
分割された原回路系の論理回路図の概念図である。18
はその分割の境界線を示す。境界線は回路を構成する素
子ト配線の内、配線を横切るように決めておく、19は
、境界部分回路である0本実施例では、これを、境界線
から数えて■、番目の素子に至るすべての素子と配線と
からなる回路であると定義している。ここで、Lを境界
幅とよぶ。境界部分回路の詳細例を第3図上段19に示
す。I I L (IntegratedInject
、ionLogic)とよばれる目標回路系におけろも
のであり、インバータとよばれる素子20からなる。こ
の例では境界幅L=1である。
して行うマン・マシン対話により論理回路図1を入力す
る。この際に、人間は、論理回路図を機能が異なるn個
の部分回路に分け、回路図入力・分割部2にその分は方
を指示しておく、この結果、n個の部分回路が原回路系
部分回路ファイル3.1.・・・、3.nに構成される
。これらの部分回路はそれぞれ、回路変換部4.1.・
・・、4.nによって、論理回路図1の回路系(原回路
系という)から、これとは別の、目標とする回路系(目
標回路系という)に変換され、目標回路系部分回路ファ
イル5.1.・・・、5.nに格納される。境界部分回
路切出し部6では目標回路系部分回路ファイル5.1.
・・・、5.nの部分回路から境界部分回路を切り出し
、境界部分回路ファイル7に格納する・第2図で、境界
部分回路を説明する。第2図(A)は5つの部分回路に
分割された原回路系の論理回路図の概念図である。18
はその分割の境界線を示す。境界線は回路を構成する素
子ト配線の内、配線を横切るように決めておく、19は
、境界部分回路である0本実施例では、これを、境界線
から数えて■、番目の素子に至るすべての素子と配線と
からなる回路であると定義している。ここで、Lを境界
幅とよぶ。境界部分回路の詳細例を第3図上段19に示
す。I I L (IntegratedInject
、ionLogic)とよばれる目標回路系におけろも
のであり、インバータとよばれる素子20からなる。こ
の例では境界幅L=1である。
説明を第1図に戻す0回路調整・最適化部8は回路?J
!4整部8.]と最適化部8.2とからなる。詳細を第
3図に示す0回路2整部8.1 では、IIL回路系で
特に重要であるインバータ間のファンアウト整合をとる
。これは、インバータのファンアウト数(出力信号線と
その分岐信号線の総本数)に比例した倍量8駆動能力を
インバータに与えるため、インバータ用トランジスタの
コレクタの数をファンアウト数に合わせろことである。
!4整部8.]と最適化部8.2とからなる。詳細を第
3図に示す0回路2整部8.1 では、IIL回路系で
特に重要であるインバータ間のファンアウト整合をとる
。これは、インバータのファンアウト数(出力信号線と
その分岐信号線の総本数)に比例した倍量8駆動能力を
インバータに与えるため、インバータ用トランジスタの
コレクタの数をファンアウト数に合わせろことである。
第3図の例では、インバータ20のファンアウト数は2
である。したがって、回路調整部8.1によって、21
に記号化して示すようにインバータ用トランジスタのコ
レクタが2個に変更される。一方、インバータ22はフ
ァンアウト数が1であるので、インバータ用トランジス
タのコレクタ数は1のままである。最適化部8.2では
、境界部分回路に含まれる複数のインバータからなる冗
長回路を検出し削除する。ffl草な冗長回路の一つに
、ファンアラ1−数を1とする2つのインバータ22.
23の連なりがある。これは最適化部8.2 により、
配線24のみとなる。もちろん、最適化部8.2の最適
化の質的能力は境界幅T、に関係する。
である。したがって、回路調整部8.1によって、21
に記号化して示すようにインバータ用トランジスタのコ
レクタが2個に変更される。一方、インバータ22はフ
ァンアウト数が1であるので、インバータ用トランジス
タのコレクタ数は1のままである。最適化部8.2では
、境界部分回路に含まれる複数のインバータからなる冗
長回路を検出し削除する。ffl草な冗長回路の一つに
、ファンアラ1−数を1とする2つのインバータ22.
23の連なりがある。これは最適化部8.2 により、
配線24のみとなる。もちろん、最適化部8.2の最適
化の質的能力は境界幅T、に関係する。
第1図の最適化irt界部分回路ファイル9には、回路
調整・最適化部8から出力された境界部分回路が格納さ
れる。統合部10は、最適化境界部分回路ファイル9の
内容に従い、目標回路系部分回路ファイル5.1〜5.
nの内容を修正する。同時にこれらを一つに統合し、目
標回路系回路ファイル11に出力する。統合を必要とし
ない場合は、5.1〜5.n対応にファイル11を設け
ておけばよい。これは本実施例の一つの変形である。
調整・最適化部8から出力された境界部分回路が格納さ
れる。統合部10は、最適化境界部分回路ファイル9の
内容に従い、目標回路系部分回路ファイル5.1〜5.
nの内容を修正する。同時にこれらを一つに統合し、目
標回路系回路ファイル11に出力する。統合を必要とし
ない場合は、5.1〜5.n対応にファイル11を設け
ておけばよい。これは本実施例の一つの変形である。
[発明の効果〕
回路変換に要する計算量とメモリ量は論理回路の規模χ
と回路変換における最適化の探索領域の広さyの積xy
に比例すると考えられる。また、yがXによって増大し
、その関係式がy=f (x)で表わされるものとすれ
ば、それはxf (x)に比例するといえる。
と回路変換における最適化の探索領域の広さyの積xy
に比例すると考えられる。また、yがXによって増大し
、その関係式がy=f (x)で表わされるものとすれ
ば、それはxf (x)に比例するといえる。
本発明によれば、論理回路の回路変換を、論理回路を分
割して行うので、探索領域の広さf (x)が小さくな
る。この結果、論理回路全体を回路変換する計算量とメ
モリ量が低減される。
割して行うので、探索領域の広さf (x)が小さくな
る。この結果、論理回路全体を回路変換する計算量とメ
モリ量が低減される。
また、論理回路の分割境界付近で生じやすい回路不良や
!&適化不良については、境界部分回路の回路調整・最
適化とにより発生を防止できる。さらに、境界部分回路
の切出しを回路調整・最適化に先行して行う方式である
ことから回路調整・最適化は、論理回路の分割を考慮し
なくてよい。
!&適化不良については、境界部分回路の回路調整・最
適化とにより発生を防止できる。さらに、境界部分回路
の切出しを回路調整・最適化に先行して行う方式である
ことから回路調整・最適化は、論理回路の分割を考慮し
なくてよい。
第1図は本発明の一実施例図、第2図は論理回路図の分
割における部分回路と境界部分回路の概念図、第3図は
境界部分回路に対する回路調整・最適化部の機能の概念
図である。 1・・・論理回路図、2・・・回路図入力・分割部、3
.1.・・・、:3.n・・・原回路系部分回路ファイ
ル。 4、〕、・・・、4.n・・・回路変換部、5.1.・
・・。 5、n ・・・目標回路系部分回路ファイル、6・・
・境界部分回路切出し部、7・・・境界部分回路ファイ
ル、8・・・回路調整・]′&適化部、9・・・最適化
境界部分回路ファイル、10・・・統合部、11・・・
目標回路系回路ファイル。
割における部分回路と境界部分回路の概念図、第3図は
境界部分回路に対する回路調整・最適化部の機能の概念
図である。 1・・・論理回路図、2・・・回路図入力・分割部、3
.1.・・・、:3.n・・・原回路系部分回路ファイ
ル。 4、〕、・・・、4.n・・・回路変換部、5.1.・
・・。 5、n ・・・目標回路系部分回路ファイル、6・・
・境界部分回路切出し部、7・・・境界部分回路ファイ
ル、8・・・回路調整・]′&適化部、9・・・最適化
境界部分回路ファイル、10・・・統合部、11・・・
目標回路系回路ファイル。
Claims (1)
- 1、特定の回路技術を用いて設計された論理回路を他の
回路技術の論理回路に自動的に変換する回路変換方式に
おいて、論理回路を部分回路に分割する機能と、これら
の部分回路を単独で回路変換する機能と、回路変換され
た部分回路に含まれ、分割境界線から一定の距離内にあ
る回路を切出し一つの部分回路に編集する機能と、編集
された部分回路に存在する回路不良と最適化不良とを検
出し、修復させる機能と、この修復と同じ修復をすべて
の部分回路について行う機能を特徴とする分割式回路変
換方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61164640A JPS6320573A (ja) | 1986-07-15 | 1986-07-15 | 分割式回路変換方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61164640A JPS6320573A (ja) | 1986-07-15 | 1986-07-15 | 分割式回路変換方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6320573A true JPS6320573A (ja) | 1988-01-28 |
Family
ID=15797029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61164640A Pending JPS6320573A (ja) | 1986-07-15 | 1986-07-15 | 分割式回路変換方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6320573A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6220572A (ja) * | 1985-07-19 | 1987-01-29 | アチソン インダストリ−ズ,インコ−ポレ−テツド | 導電性被覆剤組成物 |
JPH02125369A (ja) * | 1988-07-19 | 1990-05-14 | Matsushita Electron Corp | マスクデータ処理方法 |
CN107743026A (zh) * | 2017-11-24 | 2018-02-27 | 睿力集成电路有限公司 | 一种反向器扇出数可调的环形振荡器及半导体存储器 |
-
1986
- 1986-07-15 JP JP61164640A patent/JPS6320573A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6220572A (ja) * | 1985-07-19 | 1987-01-29 | アチソン インダストリ−ズ,インコ−ポレ−テツド | 導電性被覆剤組成物 |
JPH0426623B2 (ja) * | 1985-07-19 | 1992-05-07 | Acheson Ind Inc | |
JPH02125369A (ja) * | 1988-07-19 | 1990-05-14 | Matsushita Electron Corp | マスクデータ処理方法 |
CN107743026A (zh) * | 2017-11-24 | 2018-02-27 | 睿力集成电路有限公司 | 一种反向器扇出数可调的环形振荡器及半导体存储器 |
CN107743026B (zh) * | 2017-11-24 | 2023-10-20 | 长鑫存储技术有限公司 | 一种反向器扇出数可调的环形振荡器及半导体存储器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6274158A (ja) | 回路変換方式 | |
JPS62159278A (ja) | 自動論理設計システム | |
JPH01286080A (ja) | 半導体集積回路の自動配線方法 | |
JP2996213B2 (ja) | テスト容易化設計方法および装置、情報記憶媒体、集積回路装置 | |
US20040049742A1 (en) | Document creation support system | |
JPS6320573A (ja) | 分割式回路変換方式 | |
JPH07334532A (ja) | 配線容量値抽出装置 | |
US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
JP3487870B2 (ja) | 階層型ファイルの結合分離方法 | |
JPH05135102A (ja) | 文書検索方式 | |
JP2962292B2 (ja) | レイアウト設計を考慮したlsi論理設計支援システム | |
JPH0423172A (ja) | クロック調整用データの作成方式 | |
JPS63140335A (ja) | 手続き自動生成処理方式 | |
JPH05250439A (ja) | セル配置システム | |
JPH0421072A (ja) | 論理回路設計システム | |
JPH06195414A (ja) | 論理設計支援システム | |
JP2924486B2 (ja) | 集積回路の設計データの階層構造展開方法 | |
CN113919269A (zh) | 动态布线方法 | |
JPH04115369A (ja) | 対話配線方式 | |
JPH04239973A (ja) | 回路図エディタ | |
JP3536670B2 (ja) | マルチメディアデータの提示方法及びシステム及びマルチメディアデータの提示プログラムを格納した記憶媒体 | |
JPH06180729A (ja) | 論理図面生成装置 | |
Chiang | VLSI realization of AHPL descriptions as storage logic array | |
JPH01152576A (ja) | 状態遷移情報編集方式 | |
JPH04348477A (ja) | 論理回路図入力生成装置 |