CN107743026B - 一种反向器扇出数可调的环形振荡器及半导体存储器 - Google Patents
一种反向器扇出数可调的环形振荡器及半导体存储器 Download PDFInfo
- Publication number
- CN107743026B CN107743026B CN201711191882.4A CN201711191882A CN107743026B CN 107743026 B CN107743026 B CN 107743026B CN 201711191882 A CN201711191882 A CN 201711191882A CN 107743026 B CN107743026 B CN 107743026B
- Authority
- CN
- China
- Prior art keywords
- inverter
- inverters
- ring oscillator
- switching device
- inverter unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提出一种反向器扇出数可调的环形振荡器，包括奇数个首尾相连的反向器单元，每个所述反向器单元包括输入端和输出端；所述反向器单元包括多个反向器；所述多个反向器的输入端之间通过开关装置连接；其中一个反向器的输入端连接于所述反向器单元的输入端，其输出端连接于所述反向器单元的输出端。通过控制所述开关装置的闭合和断开，可以在同一个结构上进行扇出数的调整，减少了振荡器的设计空间。
Description
技术领域
本发明涉及半导体存储技术领域，尤其涉及一种反向器扇出数可调的环形振荡器及半导体存储器。
背景技术
在现代电子电路应用的中，常常需要电路内部提供时钟定时、同步，或者需要测定电路中元器件的开关弛豫时间；在频率精度要求相对较宽松的场合，环形振荡器由于涉及简单、价格低廉，广泛的被应用。
如图1所示，传统的环形振荡器100由奇数个反向器单元110首尾连接构成。所述环形震荡器的反向器单元110通常为一个或者由数个反相器111并联组成。实际应用中通常会使用不同扇出数(Fan-out)的结构去调节环形振荡器的震荡频率。所述扇出数是指每一级上反相器的数目。如图2所示，其为Fan-out＝3的振荡器结构。为了达到不同扇出数的振荡器结构，往往需要单独在版图绘制时绘制出不同的结构。比如，在图2中的反向器单元110采用三个反向器111相互并联构成。
然而现代半导体工艺尺寸最求的越来越小，上述技术需要绘制两种不同结构，不能满足现代工艺尺寸要求。因此，实现一种可以同时满足不同扇出数和小尺寸的振荡器是亟需的。
以上的说明仅仅是为了帮助本领域技术人员理解本发明的背景，不代表以上内容为本领域技术人员所公知或知悉。
发明内容
本发明实施例提供一种反向器扇出数可调的环形振荡器，以至少解决现有技术中的以上技术问题。
第一方面，本发明实施例提供了一种反向器扇出数可调的环形振荡器，包括奇数个首尾相连且串联配置的反向器单元，每个所述反向器单元包括输入端和输出端；
所述反向器单元包括多个反向器，多个所述反向器的输入端之间通过开关装置连接，在同一所述反向器单元中的多个所述反向器为并联连接；
其中一个反向器的输入端连接于所述反向器单元的输入端，所述其中一个反向器的输出端连接于所述反向器单元的输出端。
结合第一方面，本发明实施例在第一方面的第一种实现方式中，所述反向器包括CMOS反向器。
结合第一方面的第一种实现方式，本发明在第一方面的第二种实现方式中，所述反向器包括PMOS晶体管和NMOS晶体管；所述PMOS晶体管的漏极接电源电压，所述NMOS晶体管的源极接地，所述PMOS晶体管和NMOS晶体管的栅极相连于所述反向器的输入端，所述PMOS晶体管的源极与NMOS晶体管的漏极连接于所述反向器的输出端。
结合第一方面，本发明在第一方面的第三种实现方式中，所述开关装置包括NMOS晶体管，当所述开关装置接收到高电平信号时，所述开关装置导通，当接收到低电平信号时，所述开关装置断开。
结合第一方面的第三种实现方式，本发明在第一方面的第四种实现方式中，所述NMOS晶体管的栅极接收电平信号，所述NMOS晶体管的漏极和源极分别与两个所述反向器的输入端连接。
结合第一方面，本发明在第一方面的第五种实现方式中，所述开关装置包括PMOS晶体管，当所述开关装置接收到低电平信号时，所述开关装置断开，当所述开关装置接收到高电平信号时，所述开关装置导通。
结合第一方面的第五种实现方式，本发明在第一方面的第六种实现方式中，所述开关装置的PMOS晶体管栅极接收电平信号，所述开关装置的PMOS晶体管漏极和源极分别与两个所述反向器的输入端连接。
第二方面，本发明实施例还提供一种半导体存储器，包括第一方面所述的反向器扇出数可调的环形振荡器。
本发明实施例采用上述技术方案，具备如下有益效果：通过在反向器单元中设置多个反向器，并通过开关装置对多个反向器的输入端进行连接。通过控制所述开关装置的闭合和断开，可以在同一个结构上进行扇出数的调整，减少了振荡器的设计空间。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1为传统的扇出数为1的环形振荡器的整体示意图。
图2为传统的扇出数为3的环形振荡器的整体示意图。
图3为实施例一的反向器扇出数可调的环形振荡器整体示意图。
图4为本实施例一的反向器的结构示意图。
图5为本实施例一的反向器的基本原理示意图。
图6为本实施例一的环形振荡器的具体实施电路示意图。
图7为本实施例一的环形振荡器的震荡周期示意图。
附图标记说明：
背景技术：环形振荡器100、反向器单元110、反相器111；
本发明：环形振荡器200、反向器单元210、输入端A1、输出端A2、反向器211、输入端A3、输出端A4、PMOS晶体管211a、NMOS晶体管211b、开关装置212、第一反向器211a、第二反向器211b、第三反向器211c、第一开关装置212a、第二开关装置212b。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本发明实施例旨在解决现有技术中需要每个熔丝信号都需要占用一条绕线，从而导致芯片尺寸过大的技术问题，本发明实施例通过采用一个多路选择电路，使两个熔丝信号共用一条绕线，从而减少了绕线的数量，整体上减少电路的尺寸大小。
具体通过以下的实施例对本发明实施例的技术方案进行介绍。
实施例一
请参阅图3，其为本发明实施例一的反向器扇出数可调的环形振荡器整体示意图。
本发明实施例一提供了一种反向器扇出数可调的环形振荡器200，包括奇数个首尾相连且串联配置的反向器单元210，每个所述反向器单元210包括输入端A1和输出端A2。
所述反向器单元210包括多个反向器211，多个所述反向器的输入端A3之间通过开关装置112连接，在同一所述反向器单元中的多个所述反向器为并联连接。
其中一个反向器211的输入端A3连接于所述反向器单元的输入端A1，所述其中一个反向器211的输出端A4连接于所述反向器单元的输出端A2。
具体的，在本实施例一中，所述反向器211优选为CMOS(Complementary MetalOxide Semiconductor，互补金属氧化物半导体)反向器。以下具体介绍反向器211的具体结构：
如图4所示，其为本实施例一的反向器的结构示意图。所述反向器211包括PMOS(positive channel Metal Oxide Semiconductor，P沟道金属氧化物半导体)晶体管211a和NMOS(negative channel Metal Oxide Semiconductor，N沟道金属氧化物半导体)晶体管211b。所述PMOS晶体管211a的漏极接电源电压，所述NMOS晶体管211b的源极接地，所述PMOS晶体管211a和NMOS晶体管211b的栅极相连于所述反向器211的输入端，所述PMOS晶体管211a的源极与NMOS晶体管211b的漏极连接于所述反向器211的输出端。
如图5所示，其为本实施例一的反向器的基本原理示意图。当输入信号为高电平时，所述NMOS晶体管211b导通，并输出低电平信号。当输入信号为低电平时，PMOS晶体管211a导通，输出高电平信号。通过奇数个同样的反向器211首位相连，可以实现电路的高低电平的震荡。
进一步，在本实施例一中，所述开关装置212可以为NMOS晶体管。当所述开关装置212接收到高电平信号时，所述开关装置212导通，当所述开关装置212接收到低电平信号时，所述开关装置212断开。具体的，所述NMOS晶体管212的栅极接收电平信号，所述NMOS晶体管212的漏极和源极分别与两个所述反向器211的输入端A3连接。
具体的，请同时参阅图6，其为本实施例一的环形振荡器的具体实施电路示意图。以下具体介绍本实施例一的环形震荡器的原理和工作过程：
在本实施例一中每个反向器单元210中包含三个反向器211，每个反向器211的输入端通过开关装置212相互连接。具体的，所述三个反向器211分别为第一反向器211a，第二反向器211b和第三反向器211c。所述开关装置212分别为第一开关装置212a和第二开关装置212b。
其中，所述第一反向器211a与第二反向器211b的输入端通过第一开关装置212a连接，所述第二反向器211b与第三方向器211c的输入端通过第二开关装置212b连接。其中，所述第一开关装置212a接收电压信号Vf2，当电压信号Vf2＝1(即高电平)时，第一开关装置212a导通，当电压信号Vf2＝0时，第一开关装置212a截止。所述第二开关装置212b接收电压信号Vf3，当电压信号Vf3＝1(即高电平)时，第二开关装置212b导通；当电压信号Vf3＝0时，第二开关装置212b截止。
结合图7，其为本实施例一的环形振荡器的震荡周期示意图。当需要扇出数为1的振荡器时，所述电压信号Vf2＝Vf3＝0，第一开关装置212a和第二开关装置212b都截止。因此，此时仅有第一反向器211a处于工作状态。
当需要扇出数为2的振荡器时，所述电压信号Vf2＝1，Vf3＝0，第一开关装置212a导通，第二开关装置212b截止，此时第一反向器211a和第二反向器211b处于工作状态。此时，环形振荡器的震荡周期增大，震荡频率减少。
当需要扇出数为3的振荡器时，所述电压信号Vf2＝Vf3＝1时，第一开关装置212a和第二开关装置212b导通，第一反向器211a、第二反向器211b和第三反向器211c同时启动，所述环形振荡器的震荡周期进一步增大。
需要说明的是，在本实施例一中所述第二反向器211b和第三反向器211c不用输出信号，两者起到与第一反向器211a相同电容的作用，增加反向器单元211的充放电时间，从而调整整个环形振荡器的震荡周期。
实施例二
在本实施例二中，其与实施例一的区别仅在于，所述开关装置采用PMOS晶体管。具体方案为：所述开关装置为PMOS晶体管，当接收到低电平信号时，所述开关装置断开，当所述开关装置接收到高电平信号时，所述开关装置导通。具体的，所述PMOS晶体管的栅极接收电平信号，所述PMOS晶体管的漏极和源极分别与两个所述反向器的输入端连接。
本实施例二与实施例一的工作过程和原理相同，故不再赘述。
实施例三
本发明实施例三还提供一种半导体存储器，包括上述实施例一所述的反向器扇出数可调的环形振荡器200。
综上，本发明上述实施例中通过在反向器单元中设置多个反向器，并通过开关装置对多个反向器的输入端进行连接。通过控制所述开关装置的闭合和断开，可以在同一个结构上进行扇出数的调整，减少了振荡器的设计空间。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (8)
1.一种反向器扇出数可调的环形振荡器，其特征在于，包括奇数个首尾相连且串联配置的反向器单元，每个所述反向器单元包括输入端和输出端；
所述反向器单元包括多个反向器，多个所述反向器的输入端之间通过开关装置连接，在同一所述反向器单元中的多个所述反向器为并联连接；
其中一个反向器的输入端连接于所述反向器单元的输入端，所述其中一个反向器的输出端连接于所述反向器单元的输出端，
其中，通过控制所述开关装置的闭合和断开，在同一所述反向器单元上进行扇出数的调整。
2.根据权利要求1所述反向器扇出数可调的环形振荡器，其特征在于，所述反向器包括CMOS反向器。
3.根据权利要求2所述反向器扇出数可调的环形振荡器，其特征在于，所述反向器包括PMOS晶体管和NMOS晶体管；所述PMOS晶体管的漏极接电源电压，所述NMOS晶体管的源极接地，所述PMOS晶体管和NMOS晶体管的栅极相连于所述反向器的输入端，所述PMOS晶体管的源极与NMOS晶体管的漏极连接于所述反向器的输出端。
4.根据权利要求1或2所述反向器扇出数可调的环形振荡器，其特征在于，所述开关装置包括NMOS晶体管，当所述开关装置接收到高电平信号时，所述开关装置导通，当所述开关装置接收到低电平信号时，所述开关装置断开。
5.根据权利要求4所述反向器扇出数可调的环形振荡器，其特征在于，所述NMOS晶体管的栅极接收电平信号，所述NMOS晶体管的漏极和源极分别与两个所述反向器的输入端连接。
6.根据权利要求1或2所述反向器扇出数可调的环形振荡器，其特征在于，所述开关装置包括PMOS晶体管，当接收到低电平信号时，所述开关装置断开，当所述开关装置接收到高电平信号时，所述开关装置导通。
7.根据权利要求6所述反向器扇出数可调的环形振荡器，其特征在于，所述开关装置的PMOS晶体管栅极接收电平信号，所述开关装置的晶体管漏极和源极分别与两个所述反向器的输入端连接。
8.一种半导体存储器，其特征在于，包括权利要求1所述的反向器扇出数可调的环形振荡器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711191882.4A CN107743026B (zh) | 2017-11-24 | 2017-11-24 | 一种反向器扇出数可调的环形振荡器及半导体存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711191882.4A CN107743026B (zh) | 2017-11-24 | 2017-11-24 | 一种反向器扇出数可调的环形振荡器及半导体存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107743026A CN107743026A (zh) | 2018-02-27 |
| CN107743026B true CN107743026B (zh) | 2023-10-20 |
Family
ID=61239290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711191882.4A Active CN107743026B (zh) | 2017-11-24 | 2017-11-24 | 一种反向器扇出数可调的环形振荡器及半导体存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107743026B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6320573A (ja) * | 1986-07-15 | 1988-01-28 | Hitachi Ltd | 分割式回路変換方式 |
| CN105322950A (zh) * | 2014-07-17 | 2016-02-10 | 京微雅格（北京）科技有限公司 | 多路复选器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6842078B2 (en) * | 2003-03-31 | 2005-01-11 | Chartered Semiconductor Manufacturing Ltd. | Ring oscillator with variable loading |
| US7233212B2 (en) * | 2005-03-31 | 2007-06-19 | International Business Machines Corporation | Oscillator array with row and column control |
| US9608602B2 (en) * | 2015-05-08 | 2017-03-28 | Qualcomm Incorporated | Uncertainty aware interconnect design to improve circuit performance and/or yield |
-
2017
- 2017-11-24 CN CN201711191882.4A patent/CN107743026B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6320573A (ja) * | 1986-07-15 | 1988-01-28 | Hitachi Ltd | 分割式回路変換方式 |
| CN105322950A (zh) * | 2014-07-17 | 2016-02-10 | 京微雅格（北京）科技有限公司 | 多路复选器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107743026A (zh) | 2018-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI574498B (zh) | 電荷泵單元及電荷泵電路 | |
| US7671660B2 (en) | Single threshold and single conductivity type logic | |
| KR101293845B1 (ko) | 지연 회로 | |
| JP5198309B2 (ja) | レベルシフタ回路 | |
| CN107707117B (zh) | 一种电荷泵时序控制电路及电荷泵电路 | |
| CN111030647B (zh) | 双边延时电路 | |
| CN107317568B (zh) | 消除比较器失调电压的振荡器 | |
| US8497726B2 (en) | Level shifter | |
| JP2014160981A (ja) | レベルシフト回路 | |
| CN108282083B (zh) | 一种混合结构电荷泵电路 | |
| US8334708B1 (en) | Systems, methods, and apparatuses for complementary metal oxide semiconductor (CMOS) driver circuits using shared-charge recycling charge pump structures | |
| US7652506B2 (en) | Complementary signal generating circuit | |
| CN103368500A (zh) | 用于生成时钟信号的振荡器电路 | |
| CN107743026B (zh) | 一种反向器扇出数可调的环形振荡器及半导体存储器 | |
| CN112953526A (zh) | 一种环形振荡电路、方法以及集成芯片 | |
| CN108880233B (zh) | 一种电荷泵电路 | |
| CN107453749B (zh) | 一种逻辑门电路的版图 | |
| US7990190B2 (en) | Power-on reset circuit, module including same, and electronic device including same | |
| CN106341118B (zh) | 电平变换器电路 | |
| CN110166040B (zh) | 一种io复用电路、集成电路和控制方法 | |
| US20160218710A1 (en) | Switch circuit | |
| US10305482B2 (en) | Voltage level shifter | |
| CN113917967B (zh) | 一种低功耗修调电路 | |
| JP2015136003A (ja) | パワーオンリセット回路 | |
| JP3134335U (ja) | 遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20180930 Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant before: INNOTRON MEMORY CO.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |