JPS63201831A - 多重演算装置 - Google Patents
多重演算装置Info
- Publication number
- JPS63201831A JPS63201831A JP62033233A JP3323387A JPS63201831A JP S63201831 A JPS63201831 A JP S63201831A JP 62033233 A JP62033233 A JP 62033233A JP 3323387 A JP3323387 A JP 3323387A JP S63201831 A JPS63201831 A JP S63201831A
- Authority
- JP
- Japan
- Prior art keywords
- command
- calculation
- arithmetic
- procedure
- arithmetic unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 40
- 238000004364 calculation method Methods 0.000 claims description 38
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 238000011017 operating method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピュータ等の演算装置に係り、特に高速な
計算に好適な演算装置に関する。
計算に好適な演算装置に関する。
従来の装置は特開昭５８−５４４６９号に記載のように
１つの制御対象に対し複数の同じ制御手順を備えたコン
ピュータを用いるとなっていた。しかし、異なる制御手
順の方が演算が速くなる場合があり、最適な制御手順は
動的に変わり、実行時でないと決められないという点に
ついては配慮されていなかった。
１つの制御対象に対し複数の同じ制御手順を備えたコン
ピュータを用いるとなっていた。しかし、異なる制御手
順の方が演算が速くなる場合があり、最適な制御手順は
動的に変わり、実行時でないと決められないという点に
ついては配慮されていなかった。
上記従来技術はアルゴリズムの効率により処理速度が違
うという点について配慮がされておらず、制御手順によ
って処理速度がほぼ決まるので、コンピュータを多重化
して処理速度の向上を図るということは、複数のコンピ
ュータの能力が同じで、それらの間の処理速度の違いは
、はとんど無いようなものであり、多重化による処理速
度の向上があまり見込めないという問題があった。
うという点について配慮がされておらず、制御手順によ
って処理速度がほぼ決まるので、コンピュータを多重化
して処理速度の向上を図るということは、複数のコンピ
ュータの能力が同じで、それらの間の処理速度の違いは
、はとんど無いようなものであり、多重化による処理速
度の向上があまり見込めないという問題があった。
本発明の目的は、多重化を活かして、さらに大幅な処理
速度の向上を図ることにある。
速度の向上を図ることにある。
上記目的は、複数の演算装置に、同一の指令に対して異
なる動作手順を持った指令解釈部と、複数個の演算装置
からの出力を選ぶ選択回路を設けることにより達成され
る。
なる動作手順を持った指令解釈部と、複数個の演算装置
からの出力を選ぶ選択回路を設けることにより達成され
る。
複数の演算装置は外部から与えられた同一の指令に対し
て、独自に保有している指令解釈部により指令を解釈し
、それぞれ異なった動作手順に従って演算を行なう。選
択回路は複数の演算装置のうち一番速く演算が終了した
演算装置の出力を選択する。複数の演算装置が異なる手
順を実行するので、同一の手順を複数の演算装置が実行
した時、の単にハードウェアの達いだけによる速度の差
よ′りも大きな速度の差が生じる。複数の異なる手順間
の良し悪しは、実行時のデータに依存して変わるので、
実行前に最良の手順が選べないのだが、それを複数手順
の独立な実行により、結果として単一の動作手順だけか
らなる多重系以上の速度を得るこができる。
て、独自に保有している指令解釈部により指令を解釈し
、それぞれ異なった動作手順に従って演算を行なう。選
択回路は複数の演算装置のうち一番速く演算が終了した
演算装置の出力を選択する。複数の演算装置が異なる手
順を実行するので、同一の手順を複数の演算装置が実行
した時、の単にハードウェアの達いだけによる速度の差
よ′りも大きな速度の差が生じる。複数の異なる手順間
の良し悪しは、実行時のデータに依存して変わるので、
実行前に最良の手順が選べないのだが、それを複数手順
の独立な実行により、結果として単一の動作手順だけか
らなる多重系以上の速度を得るこができる。
以下本発明の一実施例を第１図により説明する。
第１図においてｌａ、ｌｂは入力レジスタであり演算の
対象とするデータを外部から入力する。２は演算部で入
力レジスタのデータに演算をほどこした値を出力レジス
タに出力する。３は出力レジスタで外部へ演算結果のデ
ータを渡す。４は外部からの指令を伝える信号線で演算
の内容を決定する。５は演算終了を外部へ通知し出力レ
ジスタにデータが入ったことを伝える信号線である。６
ａ。
対象とするデータを外部から入力する。２は演算部で入
力レジスタのデータに演算をほどこした値を出力レジス
タに出力する。３は出力レジスタで外部へ演算結果のデ
ータを渡す。４は外部からの指令を伝える信号線で演算
の内容を決定する。５は演算終了を外部へ通知し出力レ
ジスタにデータが入ったことを伝える信号線である。６
ａ。
６ｂは演算装置であり入力レジスタのデータに対して演
算を実行する。７ａ、７ｂは指令解釈部であり外部から
の指令を解釈してその演算内容に応じて決められている
動作手順をもとに動作する。
算を実行する。７ａ、７ｂは指令解釈部であり外部から
の指令を解釈してその演算内容に応じて決められている
動作手順をもとに動作する。
８は選択回路で２つの演算装置のうち、どちらか一方の
演算結果を選択して出力レジスタに出力する。
演算結果を選択して出力レジスタに出力する。
次に第２図により第１図の多重演算装置の使用手順を示
す。まず、入力レジスタｌａ、ｌｂにデータをセットす
る（２１）。次に指令伝達信号線４により指令を伝える
（２２）。そして演算終了まで待ち（２３）、出力レジ
スタ３よりデータを受は取る（２４）。
す。まず、入力レジスタｌａ、ｌｂにデータをセットす
る（２１）。次に指令伝達信号線４により指令を伝える
（２２）。そして演算終了まで待ち（２３）、出力レジ
スタ３よりデータを受は取る（２４）。
演算の実行過程は以下のようである。まず、外部より入
力レジスタｌａ、入力レジスタ１ｂにデータがセットさ
れ、演算装置６ａ、６ｂが独自に持っている指令解釈部
７ａ、７ｂに指令信号線４より指令が伝えられる。それ
ぞれの指令解釈部は与えられた指令から決められた動作
手順を得て、自分の演算装置で実行する。各々の指令解
釈部は、外部より同一の指令を与えられるが、解釈によ
り得られる動作手順は演算装置の指令解釈部ごとに異な
る。演算装置は一連の動作終了後に、選択回路８へ動作
終了のメツセージを送る。選択回路は、演算装置６ａ、
６ｂからの終了メツセージを待ち、先に送られた終了メ
ツセージのみを受けつけ、受けつけた演算装置から演算
結果をもらい出力レジスタ３に書き込む。終了メツセー
ジが同時にきた場合は、どちらか一方のみを受けつける
こととする。そして出力レジスタ３にデータをセットし
た後に演算終了を演算終了信号線５を通じて外部に伝え
て、演算装置６ａ、６ｂを停止させ自分も停止状態に入
り、次の演算装置からの終了メッセージが来るまで待機
する。
力レジスタｌａ、入力レジスタ１ｂにデータがセットさ
れ、演算装置６ａ、６ｂが独自に持っている指令解釈部
７ａ、７ｂに指令信号線４より指令が伝えられる。それ
ぞれの指令解釈部は与えられた指令から決められた動作
手順を得て、自分の演算装置で実行する。各々の指令解
釈部は、外部より同一の指令を与えられるが、解釈によ
り得られる動作手順は演算装置の指令解釈部ごとに異な
る。演算装置は一連の動作終了後に、選択回路８へ動作
終了のメツセージを送る。選択回路は、演算装置６ａ、
６ｂからの終了メツセージを待ち、先に送られた終了メ
ツセージのみを受けつけ、受けつけた演算装置から演算
結果をもらい出力レジスタ３に書き込む。終了メツセー
ジが同時にきた場合は、どちらか一方のみを受けつける
こととする。そして出力レジスタ３にデータをセットし
た後に演算終了を演算終了信号線５を通じて外部に伝え
て、演算装置６ａ、６ｂを停止させ自分も停止状態に入
り、次の演算装置からの終了メッセージが来るまで待機
する。
以上の実行過程を各演算装置と選択回路の処理手順に分
けて示したのが第３，４図である。
けて示したのが第３，４図である。
第３図により各演算装置の処理手順を説明する。
外部よりの指令伝達により各演算装置６ａ、６ｂがスタ
ートする（３０）。指令解釈部７ａ、７ｂが指令を解釈
しく３１）、解釈に従って動作手順を実行する（３２）
。実行終了後１選択回路８へ終了メツセージを送信（３
３）、選択回路が受は付けるまで待つ（３４）、受は付
けられたら、演算結果を送信する（３５）。
ートする（３０）。指令解釈部７ａ、７ｂが指令を解釈
しく３１）、解釈に従って動作手順を実行する（３２）
。実行終了後１選択回路８へ終了メツセージを送信（３
３）、選択回路が受は付けるまで待つ（３４）、受は付
けられたら、演算結果を送信する（３５）。
第４図により選択回路の処理手順を説明する。
各演算部［６ａ、６ｂからの終了メツセージにより選択
回路８がスタートする（４０）。１番速くきた終了メツ
セージを受は付けて（４１）、演算結果を受信し出力レ
ジスタ３にセットする（４２）。
回路８がスタートする（４０）。１番速くきた終了メツ
セージを受は付けて（４１）、演算結果を受信し出力レ
ジスタ３にセットする（４２）。
外部へ演算の終了を通知しく４３）、全ての演算装置を
停止させる（４４）。
停止させる（４４）。
本実施例によれば、演算装置６ａ、６ｂで異なる動作手
順で演算を実行し、より速く結果の出た手順を動的に採
用できるため、１つの演算装置が計算する速度以上の速
度を常に得ることができるのとうい効果がある。
順で演算を実行し、より速く結果の出た手順を動的に採
用できるため、１つの演算装置が計算する速度以上の速
度を常に得ることができるのとうい効果がある。
２つの手順の間に、全ての入力データに対して必ず特定
の一方の手順の方が速いというアルゴリズムの効率上の
優劣関係がある場合には、２組の演算装置があってもあ
まり意味が無いが、例えば、入力レジスタ１ａの値と入
力レジスタ１ｂの値の積を求める演算を考えたとき、演
算装置６ｂの動作手順がまずレジスタ１ａの値が零かど
うか判定し、零ならレジスタ１ｂの値を演算結果とし、
その他の場合には演算装置６ａと同じ動作手順をとる場
合、レジスタ］ａの値が零でなければ演算装置６ａの手
順の方が演算装置６ｂよりも速いが、レジスタ１ａの値
が零の場合には、演算装置６ａの手順にかかる時間より
もレジスタ１ａの値が零かどうかの判定にかかる時間の
方が短いという仮定の下で、演算装置６ｂの手順の方が
演算装置６ａよりも速い。
の一方の手順の方が速いというアルゴリズムの効率上の
優劣関係がある場合には、２組の演算装置があってもあ
まり意味が無いが、例えば、入力レジスタ１ａの値と入
力レジスタ１ｂの値の積を求める演算を考えたとき、演
算装置６ｂの動作手順がまずレジスタ１ａの値が零かど
うか判定し、零ならレジスタ１ｂの値を演算結果とし、
その他の場合には演算装置６ａと同じ動作手順をとる場
合、レジスタ］ａの値が零でなければ演算装置６ａの手
順の方が演算装置６ｂよりも速いが、レジスタ１ａの値
が零の場合には、演算装置６ａの手順にかかる時間より
もレジスタ１ａの値が零かどうかの判定にかかる時間の
方が短いという仮定の下で、演算装置６ｂの手順の方が
演算装置６ａよりも速い。
上述の実施例は選択回路が２つの演算装置のうち速く演
算が終了したほうの出力を選択するというものであった
が、３つ以上の演算装置で実行し、１番速い出力を選択
するという構成にもできることは言うまでもない。
算が終了したほうの出力を選択するというものであった
が、３つ以上の演算装置で実行し、１番速い出力を選択
するという構成にもできることは言うまでもない。
また、１番速い結果を選択するだけでなく、２番目以降
の結果を待ち１番目の結果と照合し全て一致することを
確認してから外部に演算終了を伝えることにより演算の
正しさの信頼性を上げることもできる。この場合、結果
が一致しなければ、外部へ演算装置の異常を知らせる等
の処置をとる。
の結果を待ち１番目の結果と照合し全て一致することを
確認してから外部に演算終了を伝えることにより演算の
正しさの信頼性を上げることもできる。この場合、結果
が一致しなければ、外部へ演算装置の異常を知らせる等
の処置をとる。
上記の一例として、２番目までと照合する場合の多重演
算装置の使用手順を示したのが第５図、選択回路の処理
手順を示したのが第６図である。
算装置の使用手順を示したのが第５図、選択回路の処理
手順を示したのが第６図である。
゛ 第５図により多重演算装置の使用手順を説明す、′
ると、入力レジスタにデータをセットしく５１）、指令
を伝え（５２）、演算終了または異常終了まで待ち（５
３）、異常終了かどうか判定しく５４）、異常終了でな
ければ出力レジスタよりデータを受は取り（５５）、異
常終了であれば異常状態の処理を行なう（５６）。
を伝え（５２）、演算終了または異常終了まで待ち（５
３）、異常終了かどうか判定しく５４）、異常終了でな
ければ出力レジスタよりデータを受は取り（５５）、異
常終了であれば異常状態の処理を行なう（５６）。
第６図により選択回路の処理手順を説明すると、各演算
装置からの終了メツセージにより選択回路がスタートし
く６０）、１番目のメツセージを受は付け（６１）、演
算結果を受信し出力レジスタにセットする（６２）、、
次に２番目の終了メツセージを受は付け（６３）、演算
結果を受信し先の結果と照合する（６４）。結果が一致
するか判定しく６５）、一致すれば演算終了を通知しく
６６）、一致しなければ異常終了を通知する（６７）。
装置からの終了メツセージにより選択回路がスタートし
く６０）、１番目のメツセージを受は付け（６１）、演
算結果を受信し出力レジスタにセットする（６２）、、
次に２番目の終了メツセージを受は付け（６３）、演算
結果を受信し先の結果と照合する（６４）。結果が一致
するか判定しく６５）、一致すれば演算終了を通知しく
６６）、一致しなければ異常終了を通知する（６７）。
その後、全ての演算装置を停止する（６８）。
また、入力レジスタを２つ、出力レジスタを１つとした
が、レジスタの個数はこの数にとられれる必要はないし
、レジスタでなく一般的なメモリ、讐〜へ ｆ’憶装置とすることもできる。
が、レジスタの個数はこの数にとられれる必要はないし
、レジスタでなく一般的なメモリ、讐〜へ ｆ’憶装置とすることもできる。
本発明によれば、複数の演算装置が同一の指令に対して
異なる手順により演算を実行するので、同一手順を備え
た多重計算機システムよりも、良いアルゴリズムを動的
に採用でき、高速に実行できるという効果がある。また
複数の異なる手順による演算結果の照合により、ある手
順に不備があり正常な結果が出ない時にこれを発見する
ことができるという効果がある。
異なる手順により演算を実行するので、同一手順を備え
た多重計算機システムよりも、良いアルゴリズムを動的
に採用でき、高速に実行できるという効果がある。また
複数の異なる手順による演算結果の照合により、ある手
順に不備があり正常な結果が出ない時にこれを発見する
ことができるという効果がある。
第１図は本発明の一実施例を示す２つの演算装置からな
る多重演算装置のブロック図、第２図は第１図の多重演
算装置を使用する手順を示すフローチャート、第３図は
各演算装置の処理手順を示すフローチャート、第４図は
選択回路の処理手順を示すフローチャート、第５，６図
は他の実施例による、多重演算装置を使用する手順およ
び選択回路の処理手順を示すフローチャートである。
る多重演算装置のブロック図、第２図は第１図の多重演
算装置を使用する手順を示すフローチャート、第３図は
各演算装置の処理手順を示すフローチャート、第４図は
選択回路の処理手順を示すフローチャート、第５，６図
は他の実施例による、多重演算装置を使用する手順およ
び選択回路の処理手順を示すフローチャートである。
Claims (1)
- 【特許請求の範囲】 １、複数の演算装置ごとに、同一の指令に対して異なる
動作手順を実行し、１番速く演算が終了した演算装置の
結果を採用することを特徴とする多重演算装置。 ２、前記採用結果を２番目に演算が終了した演算装置の
結果と照合することを特徴とする特許請求の範囲第１項
記載の多重演算装置。 ３、前記採用結果を演算が終了した順に３番目以降もい
くつかの演算装置の結果と照合することを特徴とする特
許請求の範囲第２項記載の多重演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62033233A JPS63201831A (ja) | 1987-02-18 | 1987-02-18 | 多重演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62033233A JPS63201831A (ja) | 1987-02-18 | 1987-02-18 | 多重演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63201831A true JPS63201831A (ja) | 1988-08-19 |
Family
ID=12380737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62033233A Pending JPS63201831A (ja) | 1987-02-18 | 1987-02-18 | 多重演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63201831A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001265803A (ja) * | 2000-03-22 | 2001-09-28 | Mitsubishi Electric Corp | データベースアクセス高速化システム及びデータベースアクセス高速化方法 |
| US7616205B2 (en) | 2004-07-15 | 2009-11-10 | Ziosoft, Inc. | Image processing system for volume rendering |
-
1987
- 1987-02-18 JP JP62033233A patent/JPS63201831A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001265803A (ja) * | 2000-03-22 | 2001-09-28 | Mitsubishi Electric Corp | データベースアクセス高速化システム及びデータベースアクセス高速化方法 |
| US7616205B2 (en) | 2004-07-15 | 2009-11-10 | Ziosoft, Inc. | Image processing system for volume rendering |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4562533A (en) | Data communications system to system adapter | |
| JP3636871B2 (ja) | 並列プロセッサシステム | |
| JPH02230455A (ja) | 外部記憶装置の割込み制御方式 | |
| JPS63201831A (ja) | 多重演算装置 | |
| US6701388B1 (en) | Apparatus and method for the exchange of signal groups between a plurality of components in a digital signal processor having a direct memory access controller | |
| EP1193607B1 (en) | Apparatus and method for the exchange of signal groups between a plurality of components in a digital signal processor having a direct memory access controller | |
| EP1193605B1 (en) | Apparatus and method for the transfer of signal groups between digital signal processors in a digital signal processing unit | |
| KR100427789B1 (ko) | 데이터 입출력 방법 | |
| JPH08110894A (ja) | 並列計算機システム | |
| JPS63271635A (ja) | 高速演算処理装置 | |
| JPS6394362A (ja) | バス結合装置 | |
| JPH0375832A (ja) | 仮想計算機制御方式 | |
| JPS61294506A (ja) | プログラマブル・コントロ−ラにおける高速ｐｉｏ伝送方法 | |
| JPH0561609A (ja) | 磁気デイスク装置 | |
| JPS62204354A (ja) | 入出力命令制御方式 | |
| JPS6041786B2 (ja) | 割込制御システム | |
| JPH02263256A (ja) | マイクロコンピュータ及びコントローラ | |
| JPS59220823A (ja) | インタフエ−ス制御方式 | |
| JPS63196903A (ja) | プログラマブルコントロ−ラ | |
| JPH0282342A (ja) | データ通信装置 | |
| JPS62181553A (ja) | 回線制御方式 | |
| JPH0431419B2 (ja) | ||
| EP1193606A2 (en) | Apparatus and method for a host port interface unit in a digital signal processing unit | |
| JPH07219786A (ja) | マルチジョブ制御方式 | |
| JPS63172534A (ja) | 誤り演算方式 |