JPS63200281A - 円弧描画装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビットの並びが画素の並びに対応すルメモリ
（以下ビットマツプメモリと呼ぶ）Ｋ、円弧を描画する
円弧描画装置に関するものである。

従来の技術 近年、電子計算機の利用技術の進歩に伴い、多様なシス
テムでグラフインク表示が行なわれるようＫなった。

円弧を描画する場合、円の方程式 ｘ２＋、２−ｒ２（但しｒは半径） を解くことＫよって描画位置を得ることができる。

この時、円周上の１点（ｘ、ｙ）を得るためには、べき
乗や平方根の計算を実行しなければならず、演算知多犬
な時間を費すことになる。このため、通常は、円周の１
／８についてのみ実際に描画位置を計算し、他の７／８
については、ｙ軸、ｙ軸、中心を通る４５度の直線につ
いてそれぞれ対称であることを利用して描画位置を求め
、描画速度を向上している。

第５図の円周５１の１／８の部分（以下１／８円弧と呼
ぶ）の描画位置の計算には、ＤＤＡ（デジタル　ディフ
ァレンシャル　アナライザ：Ｄｉｇｉｔａｌ　Ｄｉｆｆ
ｅｒｅｎｔｉａｌ　Ａｎａｌｙｚｅｒ　）という円の発
生アルゴリズムが利用されている。このアルゴリズムは
次の通りである。

第６図のように、半径ｒの円周上の１点Ｐｎ（ｘｎ、Ｙ
ｎ　）　　が求まっている時、Δθだけ反時計回りに進
んだ円周上の点Ｐｎ＋１．（ｘｎ＋ｌ、　ｙｎ＋ｔ　）
は、ｘｎ÷１：ｘｎ　−Δθ・Ｙｎ　　　　　　　・・
・（１）Ｙｎ±１：Ｙｎ　＋　Δθ・Ｘｎ＋１　　　　
　・・・（２）（ただし、Δθは微小角度） となる。

第（１）、（２）式により描画位置を求めるメカニズム
について第７図（ａ）を用いて、以下説明する。

第７図（ａ）において、７１．７２．７３および７４は
レジスタである。７１．７２はそれぞれＸの整数部、小
数部を表わし、７３．７４はそれぞれｙの整数部、小数
部を表わす。７５．７６は乗算手段、７７は加算手段、
７８は減算手段である。

まず、第（１）式の操作は次の様になる。乗算手段７６
によりレジスタ７３とΔθの乗算が行なわれ、結果がレ
ジスタ７２から減じられる。この減算により桁借りが発
生すると、レジスタ７１の内容から１が減じられる。

次に第（２）式の操作は次の様になる。乗算手段７５に
よりレジスタ７１とΔ０の乗算が行なわれ、結果がレジ
スタ７４へ加算される。この加算により桁上げが発生す
ると、レジスタ７３の内容に１が加えられる。

以上の操作を繰り返すことにより、桁借り、または、桁
上げが発生する度に新しい描画位置が求まる。

しかし、この方式は乗算を必要とするため、演算速度が
遅くなる。従って通常は、Δθ二２−Ｉｎ＝　ｋ　　（
ｍは整数で２ｍ−１≦ｒ＜２”）とおき、第（１１ｆ２
１式を ｘｎ＋−ｘ　＝：　ｘｎ−ｋ＠Ｙｎ−（３１Ｙｎ＋１−
＝　Ｙｎ　−１−ｋＩＩＸｎ−１−１−・・（４１とす
る。ｋ−ｙｎの操作は、　ｙｎ　を右へｍビノトンフト
することにより達成され、第（１）　ｆ２１式より高速
に描画位置を求めることができる。

第ｆ３１　ｆ４．１式により描画位置を求めるメカニズ
ムについて第７図（ｂ）を用いて説明する。

第７図（ｂ）において、７１〜７４と７７〜７８は、第
７図（ａｌの同番号で示したものと同様の機能である。

７５ｂ、７６ｂは、それぞれレジスタ７１と７３の内容
を右へｍビットシフトする手段、即ち、小数点の位置を
左へｍビットシフトするシフト手段である。

まず、第（３）式の操作は次の様になる。シフト手段７
６ｂによりレジスタ７３の内容が右へｍビットシフトさ
れ、結果の小数部がレジスタ７２から減じられる。この
減算により桁借りが発生すると、レジスタ７１の内容か
ら１が減じられる。

次に、第（２）式の操作は次の様になる。シフト手段７
５ｂによりレジスタ７１の内容が右へｍビットシフトさ
れ、結果の小数部がレジスタ７４へ加えられる。この加
算により桁上げが発生すると、レジスタ７３の内容へ１
が加えられる。

以上の操作を繰り返すことにより、描画位置を逐次的に
求めることができる。

発明が解決しようとする問題点 しかし、上記の方式では、第（３）、（４）式の変化量
の最大値が半径ｒに依存する。これを第８図を用いて説
明する。

第８図は、半径ｒに対するｍを示した図であり、横軸は
対数目盛になっている。第８図において、ｍ′となる半
径「の範囲は、８１で示すように’ｍｉｎ≦ｒ　＜　’
ｍａｘ　（’ｍｉｎ　＝　２”’−”　、ｒｍａｘ＝２
”）となる。即ち、半径「が８１の範囲においては、第
（３）（４）式のに＊Ｙｎ、またはに−ｘｎ４１の最大
値ＭはＹｎ＝ｒ、ｉたはＸｎ＋−１：　ｒの時であり、
となる。また ｚｒｒｒ”　ｍｉｎ　＝　０．５ である。従って、半径ｒがｒｍａｘから　’ｍ　ｉｎ　
　に変化するのに伴って一つの描画位置を求めるのに要
する演算回数が増加し、処理速度が低下する。

更に、点線や一点鎖線等の実線以外のデータを描画する
場合には、新しい描画位置が求まる度に対称点８点を求
め描画する方式では、−筆書きでなく飛び飛びに描画さ
れ、視覚的に不自然に写る他、対称位置へ描画すべきデ
ータのビット位置の算出に時間を要するという問題があ
った。

本発明は、従来技術の上述のような問題を解決するもの
で、視覚的に自然であり、実線以外のデータの描画にお
ける描画データのビット位置の算出と５次に描画する位
置の算出の効率を向上し、かつ１／８円弧どおしが、ｙ
軸、ｙ軸、中心から４５度の直線に対称な円または円弧
を描画することが可能な円弧描画装置を提供することを
目的とする。

問題点を解決するための手段 本発明は、円の中心からのＸまたはｙ軸方向の変位量の
絶対値のいずれか相反する値を記憶する第１と第２の記
憶手段と、前記第１の記憶手段の内容と前記第２の記憶
手段の内容を比較し、前記第２の記憶手段の内容の方が
大きい時１となる第１の情報と前記第２の記憶手段の内
容が零の時１となる第２の情報とを出力する比較手段と
、前記第１の記憶手段の内容に１を加え前記第１の記憶
手段の内容を更新する第１の加算手段と、前記第２の記
憶手段の内容から１を減じ前記第２の記憶手段の内容を
更新する第１の減算手段と、前記第１の情報が１の時は
前記第１の記憶手段の内容と第３の記憶手段の内容とを
加算し、前記第１の情報がＯの時は前記第１の記憶手段
の内容と第３の情報とを加算する第２の加ａ１手段と、
前記第１の情報が１の時は前記第２の加算手段の出力か
ら前記第２の記憶手段の内容を減算し、前記第１の情報
がＯの時は前記第３の記憶手段の内容から前記第２の記
憶手段の内容を減算し、演′Ｒ結果の値−である第３の
情報と、前記第１の情報が１の時は演算により桁上げが
発生した時１になり、前記第１の情報がＯの時は演算結
果の最上位ビットの値となる第４の情報とを出力する第
２の減算手段と、初期値としてある値を記憶し、前記第
１と第４の情報の値が等しい時は前記第２の加算手段の
出力で更新され、前記第１と第４の情報の値が異なる時
は前記第２の減算手段の出力で更新される前記第３の記
憶手段と、前記第１の記憶手段と第２の記憶手段の内容
が、前記第１の加算手段と第１の減算手段により更新さ
れる度に、更新されるアドレスと描画中の象限番号とを
記憶するアドレッンング手段と、前記第１、第２、第３
の記憶手段とアドンッシング手段を制御する制御手段と
を設けることにより、上記目的を達成するものである。

作　　用 本発明は、上記構成により、前記第１の記憶手段の内容
が前記第２の記憶手段の内容と等しいか、または大きく
なったことを検出し、前記第２の加算手段と第２の減算
手段と第３の記憶手段の動作を変化させることにより、
描画の中心から４５度の真線を境にして、それまでの描
画位置を算出してきた計算過程を逆算することにより連
続的に対称な描画位置を求めるようにしたものである。

実施例 第１図は本発明の一実施例における円弧描画装置のブロ
ック結線図である。第１図において、１１はブロック１
４の中のレジスタ等を制御し、得られたビットマツプメ
モリ上のアドレスに対応した位置に、対応する描画デー
タを書き込むマイクロプロセッサ（以下ＣＰＵと記す）
である。１２はＣＰＵ１１のプログラムおよび描画デー
タの格納用メモリ、１３はビットマッグメモリである。

各構成要素１１〜１４は、それぞれバス１５に共通に接
続される。

なお、以下の説明においては、１画素が１ビツトに対応
する２値画像を例にとる。ピントマツプメモリ１３へ書
き込む描画データも１ビツトが１画素を表わし、実線デ
ータは（１１１１・・・）であり、破線データは（１０
１０１０・・・）や（１１０１１０・・・）で表わす。

この描画データは、描画画素数を満たすだけ用意されて
いるものとし、１回の描画毎に左から順に１ビツトずつ
参照されビットマツプメモリ１３へ書き込まれるとする
。

次に、ブロック１４の内部についてさらに詳しく説明す
る。

第１図において、１４１〜１４３はそれぞれレジスタＢ
、Ａ、　Ｃ，１４６はレジスタＢ１４１に値１を加える
加算器、１４７はレジスタＡ１４２から値１を減する減
算器、１４８はレジスタＢ１４１　とレジスタＡ１４２
の比較器、１４４．１４５はそれぞれ加算器、減算器で
ある。加算器１４４は、レジスタＢ１４１とレジスタＣ
１４３の出力１４３１または減算器１４５の出力１４５
１とを加算し、結果を１４４１へ送出する。減算器１４
５は、レジスタＣ１４３の出力１４３１または加算器１
４４の出力１４４１にレジスタＡ１４２の出力１４２１
の２の補数値を加算し、加算結果を１４５１に出力する
。減算器１４５の出力１４５２は、桁上げ情報または符
号情報であり、信号１４８１の値によりどちらであるか
決まる。

桁上げ情報は、桁上げが発生した時、また符号情報は、
結果が負数になった時１になる。

比較器１４８は、レジスタＢ１４１とレジスタＡ１４２
との大小比較とレジスタＡ１４２の値が零であるかの判
定を行ない、結果を信号１４８１゜１４８２　として出
力する。信号１４８１は、レジスタＡ１４２がレジスタ
Ｂ１４１　より大きい１となる情報である。信号１４８
２は、レジスタＡ１４２が零の時１となる情報である。

加算器１４４、減算器１４５、レジスター４３の入力は
、信号１４８１．１４５２　の値により第１表の通りに
定まる。

第　　１　　表 」 なお、１４９はビットマツプメモリ１３のアドレッシン
グ機構であり、ビットアドレスと現在描画中の象限番号
が格納され、ビットアドレスは、レジスタＡ１４２また
はレジスタＢ１４１が更新される時、同時に次の描画点
のアドレスに更新される。

レジスタＡ１４２　、Ｂ１４１．０１４３およびアドレ
ッシング機構１４９は、ＣＰＵＩＩにより初期設定され
る。また、レジスタＡ１４２の内容が零である時１とな
る情報１４２２によりＣＰＵ１１に１／４円終了したこ
とを通知する。

次に、ビットマツプメモリ１３とアドレスの対応につい
て第３図を用いて説明する。

第３図は、第１図のビットマツプメモリ１３の詳細図で
ある。第３図において、３０はビットマツプメモリであ
り、１画素が１ビツトに対応している。アドレスは、水
平方向では右方に、垂直方向では下方に増加する。横の
ビット数がＷＤで第１行目の左端のアドレスがＮ番地の
時、１行目の右端のアドレスは、（Ｎ−１−ＷＤ−１）
番地に、第２行目の左端のアドレスは、（Ｎ＋ＷＤ）番
地になる。すなわち、描画位置を右へ１画素移動する時
は、アドレスに１を加え、上へ１画素移動する時は、Ｗ
Ｄをアドレスから減ずれば良い。

第第１図、第３図で説明した装置で、第４図に示す様な
ビットマツプメモリ内の画素４１を中心、画素４２を始
点とする半径７の円を反時計回りに描画する方法につい
て第２図の流れ図を用いて説明する。なお、描画データ
は、（１１０１１０・・・）とする。

第２図は、第１図で示したブロック図の装置で、第４図
に示す円を描画する場合の円周の１／４の部分の過程を
説明するためのものである。描画処理に先立ってレジス
タＡ１４２、Ｂ１４１、Ｃ１４３およびアドレッシング
機構１４９は。

ＯＰＵ　１１　により次のような初期値が設定される。

レジスタＡ：中心から始点までのＸ軸方向の変位量の絶
対値であり、この例では、 ７になる。

レジスタＢ：中心から始点までのｙ軸方向の変位量の絶
対値であり、この例では、 ０になる。

レジスタＣ：０からレジスタＡの値より１小さい値まで
の値を設定する。この例 では２にする。

アドレッシング機構：始点のビットマツプメモリ１３上
のアドレスと象 限番号を設定する。この 例での象限番号は１とな る。

以上の様な初期設定がなされた状態で、第４図に示す円
を描画する場合の動作について第２図に沼って説明する
。

最初、レジスタＡ１４２の方が大であるから、比較器１
４８の出力１４８１は１になっており、加算器１４４へ
の入力は信号１４１１　と１４３１に、減算器１４５へ
の入力は信号１４２１　と１４４１　になっている。こ
の状態で処理が始まり、第２図の２００において、アド
レッシング機構１４９のアドレスで示される位置に、描
画データが１ビット書き込まれる。第２図の２０１では
、加算器１４６によりレジスタＢ１４１に１が加ｌＫ。

される。この時、同時にアドレッシング機構１４９では
、アドレスが更新される。第２図の２０２へ進んで、レ
ジスタＣ１４３にレジスタＢ１４１が加算器１４４で加
算され信号１４４１へ出力される。更に、第２図の２０
３では、減算器１４５で信号１４４１から１４２１が減
算され、結果として信号１４５１　と１４５２が出力さ
れる。信号１４５２の値は、信号１４８１が１であるか
ら桁上げ情報になっており、信号１４５２がＯの時は第
２図の２０４ａへ進み、加算器１４４の出力信号１４４
１がレジスタ０１４３へ格納される。信号１４５２が１
の時は第２図の２０４ｂへ進み、減算器１４５の出力１
４５１がレジスタＣ１４３へ格納され、更に、第２図の
２０５でレジスタＡ１４２の内容が減算器１４７により
ｌだけ減じられる。第２図の２０５では、同時にアドレ
ッシング機構に格納されているアドレスが更新される。

第２図の２０６へ進んで、レジスタＡ１４２δしジスタ
Ｂ１４１の大小比較、すなわち、比較器１４８の出力１
４８１の検査がなされ、その信号１４８１がＯになるま
で処理２００〜２０５　が繰り返される。第２図の２０
６にてレジスタＢ１４１の内容がレジスタＡ１４２の内
容に等しいか、または大きくなって信号工４８１がＯに
なると、すなわち、描画点が中心から４５度の線上を超
えると第２図の２０７へ進む。

第２図の２０６から２０７へ進んだ時点では、信号１４
８１は０になっており、加算器１４４への入力は、信号
１４１１への入力は、信号１４１１と１４５１に、減算
器１４５への入力は、信号１４２１　と１４３１になっ
ている。更に、減算器１４５の出力１４５２は、符号情
報になっている。

第２図の２０７では、第２図の２００と同様に描画デー
タが書き込まれる。第２図の２０８では、減算器１４５
にてレジスタＣ１４３からレジスタＡ１４２が減じられ
、その結果が信号１４５１　と１４５２　として出力さ
れる。第２図の２０９で信号１４５２が検査され、信号
１４５２がＯの時、すなわち減算結果１４５１が正数の
時は第２図の２１１１ａ　へ進み、信号１４５１がレジ
スタＣ１４３へ格納される。信号１４５２が１の時は第
２図の２１０へ進み、レジスタＢ１４１の内容が加算器
１４６にて１が加えられた後で２１１ｂで加算器１４４
により、信号１４５１　とレジスタＢ１４１が加算され
、その結果１４４１がレジスタＣ１４３へ格納される。

第２図の２１１では、減算器１４７にてレジスタＡ１４
２から１が減じられる。第２図の２１０，２１２におい
ては、アドレッシング機構にて、描画アドレスが更新さ
れる。

第２図の２１３では、レジスタＡ１４２からの出力１４
２２が検査され、信号１４２２が０、すなわちレジスタ
Ａ１４２が零でなければ第２図の２０７へ進む。信号１
４２２が１になった時、円周の１／４の描画が終了する
。

円周の１／４の描画が終了し、これに続＜１／４の部分
を描画する場合は、レジスタＡ１・４２とレジスタＢ１
４１の内容の交換と、アドレッシング機構の象限情報を
続いて描画する象限の番号に更新してから第２図の２０
０へ進めば良い。

アドレッシング機構１４９では、象限情報に基づいてレ
ジスタＢ１４１またはレジスタＡ１４２の内容が、加算
器１４６、減算器１４７の出力で更新された時に、ビッ
トマツプメモリ１３のアドレスが更新されるが、象限番
号とレジスタＡ１４２、Ｂ１４１の更新時のアドレス更
新との対応は下記第２表の通りである。

第　　２　　表 以上のようにして第２図の流れを４回処理することによ
り、第４図の様な円が描画される。

また、始点から１／４の部分の円弧を描画する動作の過
程を第３表と第４表に示す。

第３表　０〜４５度の過程 第４表　４５〜９０度の過程 番号　０−Ａ　　　Ｂ　　　新しいＣＡ第３表および第
４表の各レジスタと加算器、減算器の動作かられかるよ
うに、４５〜９０度の描画位置の算出過程は、０〜４５
度の描画位置の算出過程を逆にたどっている。

また、実施例では、ビットマツプメモリ１３の描画位置
をビットアドレスとしてアドレッシング機構に格納した
が、描画位置を（ｘ、ｙ）座標値で管理しても良い。こ
の場合は、第２表で示した象限番号とレジスタＡ、Ｂの
更新時の描画位置の更新内容との対応は、第５表のとお
りである。

第　　５　　表 同、以上の説明では、レジスタＡとＢへ初期設定する値
を描画の始点が第１象限内の場合を例にとったが、象限
番号と初期値とレジスタの対応は第６表の通りである。

第６表 第６表において、ΔＸは中心から始点までのＸ軸方向の
変位量であり、Δｙは中心から始点までのｙ軸方向の変
位計である。

発明の効果 以上のように本発明は、描画位置を連続的に算出するた
めのデータから、描画位置が中心から４５度の線以上の
角度になったことを検出して今までの計算過程を逆算す
ることを可能としたことにより、視覚的に自然な描画で
あり、実線以外のデータの描画に於いても描画データの
ビット位置の算出と、次の描画位置の算出が簡単であり
、かつ１／８円弧どおしを、Ｘ軸、ｙ軸、中心から４５
度の線にそれぞれ対称な円または円弧を描画することが
できる。

【図面の簡単な説明】

第１図は、本発明の一実施例における円弧描画装置を示
すブロック結線図、第２図は同装置の動作を説明する流
れ図、第３図は同装置のビットマツプメモリの構造を説
明する概念図、第４図は同ビットマツプメモリに対し描
画された円を示す図、第５図及び第６図は従来の描画方
法を示す概念図、第７図（ａ）、＋ｂ）は従来の描画位
置を算出する方式を示す概念図、第８図は円弧の半径ｒ
に対してシフトする量を示した図である。 １０・・・バス、１１・・・マイクロプロセッサ、　　
１２・・・メモリ、１３・・・ビットマツプメモリ、１
４１・・・レジスタＢ、１４２・・・レジスタＡ、１４
３・・・レジスタＣ１１４４・・・加算器、１４５・・
・減算器、１４６・・・加算器、１４７・・・減算器、
１４８・・・比較器、１４９・・・アドレッシング機構
。 代理人の氏名　弁理士　中　尾　敏　男　はが１名第１
図 第２図 第３図 第４図 第５図 プ 第６図

Claims (4)

【特許請求の範囲】
1. （１）円の中心からのｘまたはｙ軸方向の変位量の絶対
   値のいずれか相反する値を記憶する第１と第２の記憶手
   段と、前記第１の記憶手段の内容と前記第２の記憶手段
   の内容を比較し、前記第２の記憶手段の内容の方が大き
   い時１となる第１の情報と前記第２の記憶手段の内容が
   零の時１となる第２の情報とを出力する比較手段と、前
   記第１の記憶手段の内容に１を加え前記第１の記憶手段
   の内容を更新する第１の加算手段と、前記第２の記憶手
   段の内容から１を減じ前記第２の記憶手段の内容を更新
   する第１の減算手段と、前記第１の情報が１の時は第１
   の記憶手段の内容と第３の記憶手段の内容とを加算し、
   前記第１の情報が０の時は前記第１の記憶手段の内容と
   第３の情報とを加算する第２の加算手段と、前記第１の
   情報が１の時は第２の加算手段の出力から前記第２の記
   憶手段の内容を減算し、前記第１の情報が０の時は前記
   第３の記憶手段の内容から前記第２の記憶手段の内容を
   減算し、演算結果の値である前記第３の情報と、前記第
   １の情報が１の時は演算により桁上げが発生した時１に
   なり、前記第１の情報が０の時は演算結果の最上位ビッ
   トの値となる第４の情報とを出力する第２の減算手段と
   、前記第１の記憶手段と第２の記憶手段の内容が前記第
   １の加算手段と第１の減算手段により更新される度に、
   更新されるアドレスと描画中の象限番号とを記憶するア
   ドレッシング手段と、前記第１、第２、第３の記憶手段
   とアドレッシング手段を制御する制御手段とを備え、前
   記第３の記憶手段は初期値としてある値を記憶し、前記
   第１と第４の情報の値が等しい時は前記第２の加算手段
   の出力で更新され、前記第１と第４の情報の値が異なる
   時は前記第２の減算手段の出力で更新される円弧描画装
   置。
2. （２）第１および第３象限描画中は、第１の記憶手段へ
   は円の中心からのｙ軸方向の変位量の絶対値を、第２の
   記憶手段へはｘ軸方向の変位量の絶対値をそれぞれ格納
   し、第２および第４象限描画中は、第１の記憶手段へは
   円の中心からのｘ軸方向の変位量の絶対値を、第２の記
   憶手段へはｙ軸方向の変位量の絶対値をそれぞれ格納し
   、円弧を描画することを特徴とする特許請求の範囲第１
   項記載の円弧描画装置。
3. （３）描画開始点をメモリの物理アドレスで管理し、描
   画点をｘ軸方向へ移動する場合は１画素のビット数を加
   減算し、ｙ軸方向へ移動する場合は水平方向の全画素の
   ビット数を加減算することを特徴とする特許請求の範囲
   第１項記載の円弧描画装置。
4. （４）描画開始点を座標値で管理し、描画点を移動する
   場合は座標値へ１画素に対応する値を加減算し、描画位
   置を求めることを特徴とする特許請求の範囲第１項記載
   の円弧描画装置。