JPS6318659A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体可変抵抗装置を有する半導体装置に関し
、バイポーラＩＣ（半導体集積回路装置）一般を対象と
する。

〔従来の技術〕

半導体集積回路に用いられる抵抗としては、丸善（株）
発行の１９６８年１１月り版日集積回路・・／ドブツク
ｐ４９２〜４９７に記載されている。

その代表的なものとして拡散抵抗があり、ｐ型半導体基
板の表面に一層（アイソレーション）によって囲まれた
ｎ型層（エピタキシャルｎ型半導体島領域）を形成し、
このｎ型層の表面にベース拡散によるｐ型抵抗を形成し
、あるいは、ｐ型抵抗の表面にエミッタ拡散によるｎ＋
型層を１廿してベース拡散層の厚さを減少したものであ
る。このエミッタｎ＋層を挾んで抵抗取出しのための２
つのＡ　４　Ｋ極を設けるようにしている。

〔発明が解決しようとする問題点〕

上記した従来からある拡散抵抗はベース拡散層の濃度、
ベース及びエミッタ拡散深さ、電極間の距離によって抵
抗値が決定され、−度数計したものはその抵抗値の変更
はできない。また、エピタキシャルｎ型層そのものを抵
抗として利用することが考えられるが、通常エピタキシ
ャルｎ型層は均一な深さで形成され、そのシート抵抗値
は一定（抵抗は一種類のみ形成できる）である。

本発明は上記した問題を克服したものであり、その目的
はエピタキシャル抵抗を一種類のみではなく、その抵抗
値が容易に設定でき、しかも必要に応じて抵抗値を変え
ることのできるエピタキシャル層を利用した抵抗を提供
することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書の記述および添付図面から明らかになろう。

〔問題を解決するだめの手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。

すなわち、半導体基体の表面にｐ型（第１導電型）埋込
層を埋めこんでその上にエピタキシャルｎ型半導体層が
形成した基板にこのエピタキシャルｎ型層（基板）表面
から選択的にｐ型埋込層の両端に達する深い第１のｐ　
型（第１４を型）層を形成し、上記ｐ型埋込層上に対応
する上記エピタキシャル層表面に一部に上記ｐ型埋込層
に達することのない第２のｐ型（第２４電型）層を形成
する。そして第２のｐ型層を挾んで２つの電極がエピタ
キシャルｎ型層表面に設けられ、さらに上記ｐ型埋込層
及び上記第２のｐ型層に所望の電圧を印加可能な他の２
つの電極が設けられている。

〔作　用〕

上記した手段によれば、エピタキシャルｎ型層自体が低
濃度であることにより低い抵抗値が設定できる。さらに
、ｐ型埋込層のパターンを変えることによって抵抗値の
設定を変更できる。さらにまた、第２のｐ型層への電圧
印加によってｐ型層直下のエピタキシャルｎ層の電流通
路の面積を変化させることができたため、所望の抵抗値
を得ろことができる。

〔実施例〕

第１図は本発明の一実施例を示すものであってエピタキ
シャルｎ層を抵抗とてる半導体装置の縦断面図である。

第２図は第１図に対応する拡散パターンの平面図である
。

１は半導体基板（サブストレート）、たとえばｐ−型Ｓ
ｉ半導体基板である。２は上記半導体基板１上にエピタ
キシャル成長により形成したｎ−型ＳｉＮである。この
１，２をあわせて基板とも言う。

３は基板１とエピタキシャルｎ−Ｎｌ２の間に埋め込ま
れたｎ＋埋込層である。４．５は同じ＜ｐ”埋込層であ
ってあらかじめ基板１表面にｐ型不純物イオンか注入さ
れ、エピタキシャルｎ−Ｎ形成後下からｎ″″″層内散
されたものである。

６はエピタキシャルｎ層表面からの部分的イオン注入・
拡散によって深く形成されたｐ　拡散層であ−て、ｐ＋
埋込層４，５と接続することにより、素子分離（アイソ
レーション）層（６，５）部となる。この５ち、ｎ＋埋
込／８３に接するｐ＋埋込層４と接耘するｐ＋拡散７８
６’はたとえば接地電位（ＧＮＤ）に接続される。７は
抵抗領域となるエピタキシャルｎ層２′の表面に形成さ
れた浅いｐ拡散層であって、ｐ＋埋込層４に接続せず、
ｐ拡散層とｐ＋埋込層との間にチャネルｎ−Ｎをもつこ
とになる。

８．８′は抵抗の電極取出し部となるｎ＋拡散層で、こ
の上に図示されないＡ！電極がオーミック接続されるこ
とになる。

このような半導体装置において、ｎ＋拡散層に接続され
た２つの電極の間での抵抗値はチャネル部ｎ″″層の幅
ｄによって規定され、ｄが小さいほど高い抵抗値が得ら
れる。

さらに、２つの電極の間で電流をながした状部でｐ拡散
層７に電圧を印加するとき、ｐｎ接合よりｎ−層へ空乏
層がのびろことによりチャネル幅が小さくなる。すなわ
ち、この装置自体がｎ＋層をソース・ドレイン、ｐ＋拡
散層７をゲートするｎチャネルＦＥＴ（［界効果トラン
ジスタ）の作用をもつ可変抵抗として使用することがで
きる。

なお、同図に示されろようにこの実施例において抵抗は
二重のアイソレーションによって囲まれる形であり、他
の素子から、あるいは他の素子への電気的影響は極めて
少ない。

〔実施例２〕 第３図は本発明の変形実施例を示すものであり、エピタ
キシャルｎ層を抵抗とする半導体装置の縦断面図である
。

同図では、第１図と共通する構成部分には同一の記号番
号が付しである。

この実施例においては、ｐ　埋込層４は第１図のそれに
比して横に短いパターンとして形成されている。このこ
とによりｎ＋拡散層８，８′間に電流を流した場合、電
流での一部ｉはｎ　埋込層３を通ることになる。このた
め抵抗値は第１図の場合よりも小さく設定される。ｐ　
埋込層のパターンが短いほど抵抗値を犬に設定すること
ができ、設計範囲を拡げることになる。

〔実施例３〕 第４図は本発明のさらに他の変形実施例であって、エピ
タキシャルｎ層を使った抵抗であって、そのまま高いｈ
■を有する縦形サブｐｎｐトランジスタに利用できる例
を示すものである。

同図において、ｐ　埋込層４はサブｐｎｐトランジスタ
のコレクタとなり、アイソレーションｐ＋拡散層６′は
コレクタ取出し部となる。

エピタキシャルｎ−層はペースであり、ｎ拡散層はベー
ス取出し部である。ｐ層７はエミッタとなる。

このような縦形サブｐｎｐ）ランジスタではベース幅を
小さくすることにより高いｈ■特性を得ることができる
。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能である。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、エピタキシャルｎ層を使った抵抗の抵抗値が
バイアス、ｐ＋埋込層のパターンによって可変となり、
設計範囲を広げることができる。

本発明はバイポーラＩＣ一般に適用することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すエピタキシャル抵抗の
断面図である。第２図は第」図に対応し拡散パターンを
示す平面図である。 第３図及び第４図は本発明の変形実施例を示す断面図で
ある。 １・・・ｐ−基板、２・・・エピタキシャルｎ−層（抵
抗）、３・・・ｎ＋埋込層、４，５・・・ｐ＋埋込層、
６・・・アイソレーションｐ＋層、７・・・ｎ拡散層（
ゲート）、８・・・ｎ＋拡散層（ソース・ドレイン）。 代理人　弁理士　　小　川　勝　男 第　　１　　図 ／−Ｐ　？順 ４、Ｘ５−Ｐじ里込、喰 ｇ−７ヂツし一三ユン？ち曹 ７−Ｐがｑ δ−７ｔ＋ご短／會 第　　２　　図 第　　３　　図 第　　４　　図

Claims (1)

【特許請求の範囲】
1. １、主面を有する第１導電型の基板と、上記基板内に選
   択的に埋め込まれた円周状の終端部を有する第２導電型
   の埋込層と、上記主面と上記埋込層の上記終端部にわた
   って設けられた第１の第２導電型層と、上記第１の第２
   導電型層と上記埋込層とによって囲まれた第１導電型基
   板に設けられ、かつ上記第１の第２導電型層と上記埋込
   層とから離間して設けられた第２の第２導電型層と、上
   記第１の第２導電型層及び第２の第２導電型層と各々に
   電圧を印加可能に設けられた２つの電極と、上記第１の
   第２導電型層と上記埋込層とによって囲まれた第１導電
   型基板内で、上記第２の第２導電型層を間に挾むごとく
   設けられた他の２つの電極とを有することを特徴とする
   半導体装置。