JPS63186344A

JPS63186344A - 記憶装置

Info

Publication number: JPS63186344A
Application number: JP1795387A
Authority: JP
Inventors: Hiroaki Shoda; 正田　裕明
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1987-01-28
Filing date: 1987-01-28
Publication date: 1988-08-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は情報処理装置に使用され、複数の中央処理装置
などの外部装置に接続される記憶装置に関し、特に記憶
情報の読出し、書込みの高速化を図った記憶装置に関す
る。

（従来の技術）この種の従来の装置の構成例企第８図に示す。

第３図に示すように゛記憶装置２０には複数の外部装置
（中央処理装置など）が接続されている。この例では外
部装置は１１ａと１１ｂの２つであり、また記憶素子と
してダイナミックランダムアクセスメモリ（以下、ＤＲ
ＡＭという）を使用している。

外部装置１１ａ、ｆｌｂに対応し、装置制御部１２ａ、
１２ｂがあり、要求元である外部装置からのアクセス要
求を受けて、コマンドアドレス、データ等の情報を入力
し、素子制御部１３に出力する。素子制御部１３は装置
制御部１２ａ、１２ｂからの出力を受けて必要な情報を
記憶素子６に出力し、同時に記憶素子６が必要とするタ
イミングを起動させるための信号をタイミング発生回路
１４に送る。タイミング発生回路１４はローアドレスス
トローブ信号などのタイミング信号を発生し、記憶素子
６へ送る。

第４図は、外部装置１１ａと１１ｂから送られてくる記
憶素子上の横方向の位ｉｔ示すローアドレス、縦方向の
位置を示すカラムアドレス、読出し、書込みを示すコマ
ンドと、タイミング発生回路１４が発生するローアドレ
スストローブ信号（以下、ＲＡＳ信号という）、カラム
アドレスストローブ信号（以下、ＣＡＳ信号という）、
との関係を示すタイミングチャートである。

この例の場合は、外部装置１１ａからローアドレス、カ
ラムアドレス、読出し、書込みを示すコマンドが同時に
出力されている。この出力は装装置制御部１２ａを通し
て素子制御部１３に入力される。素子制御部１３ではロ
ーアドレスを記憶素子１６に出力し、さらにタイミング
発生回路１４からの信号によってローアドレスとカラム
アドレスの切換えを行う。タイミング発生回路１４では
、記憶素子１６の規格を満足させるようにＲＡＳ信号、
ＣＡＳ信号、ライトイネーブル信号（以下、ＷＥ傷信号
いう）を記憶素子１６へ出力し、ローアドレス、カラム
アドレスを切換える信号を素子制御部１３に出力する。

外部装置１１ｂからも第４図に示すようなタイミングで
信号が出力され、装置制御部１２ｂに入力されると、そ
の場合でもタイミング発生回路１４は、素子制御部１３
からのタイミング起動信号を入力して外部装置１１ａか
らのアクセス時と同じタイミングを発生するので、素子
制御部１３からタイミング発生回路１４に送るタイミン
グ起動信号は、カラムアドレス信号受信以後、出力する
ようになっている。

（発明が解決しようとする問題点）上述した従来の記憶装置では、例えば第３図の構成例に
対し第４図のようなタイミングで外部装置１１ｂからの
アクセス時にはローアドレス信号が速く確定するため、
ＲＡＳ信号を速いタイミングで出し、アクセス時間を短
縮できるにもかかわらず、素子制御部１３およびタイミ
ング発生回路１４が１つしかないため、読出し情報は、
外部装置１１ａからのアクセス時と同じタイミングでし
か得られないという欠点がある。

本発明の目的は、このような欠点を解消し、複数の外部
装置からの異なる時刻のアクセスに対し、早いアクセス
に対して早いタイミング信号を記憶素子に送るようにし
て、記憶情報の読出し、書込みを高速化した記憶装置を
提供することにある。

（問題点を解決するための手段）前記目的を達成するために、本発明による記憶装置は、
複数の要求元小ら読出し、書込みを要求されたとき、前
記読出し、書込みのためにタイミング信号を必要とする
記憶素子を使用した記憶装置において、前記要求元から
供給される情報が出力されるタイミングにより、前記要
求元を複数のグループに分け、前記グループごと例前記
記憶素子が必要とするタイミング信号を発生するタイミ
ング発生回路を設けて構成されている。

この場合に、前記要求元は、前記記憶装置の外部にある
外部装置または複数の外部装置に接続するバス信号線と
することができる。

また、前記記憶素子はダイナミックランダムアクセスメ
モリとすることができる。

前記構成によれば、本発明の目的は完全に達成すること
ができる。

（実施例）次に、本発明の実施例について図面を参照して説明する
。

第１図は、本発明による一実施例のブロック図である。

第１図の実施例は中央処理装置などの外部装置を２つの
グループに分けた例であり、図に示すように、本実施例
の記憶装置１０にはこの２つのグループに対応し、装置
制御部２ａ、素子制御部３ａ１タイミング発生回路４ａ
からなる系統と、装置制御部２ｂ、素子制御部３ｂ、タ
イミング発生回路４ｂからなる系統の２つの系統を有し
、信号切換回路５によってこの２つの系統の信号を切換
え、記憶素子６に送っている。

そこで、外部装置１ａ、１ｂ、１Ｃ９１ｄは記憶装置１
０をアクセスするが、装置制御部２ａは外部装置１ａと
１ｂに、装置制御部２ｂは外部装置１Ｃと１ｄＫ接続し
て情報の送受を行い、装置制御部２ａは素子制御部３ａ
に対し、また装置制御部２ｂは素子制御部３ｂに対しそ
れぞれ記憶素子６に必要な情報を出力する。

素子制御部３ａは、装置制御部２ａからの、また素子制
御部３ｂは、装置制御部２ｂからの情報を処理し、記憶
掃子６に供給する信号を発生する。

タイミング発生回路４ａは、素子制御部３ａからの、ま
たタイミング発生回路４ｂは、素子制御部３ｂからの要
求により記憶素子６に必要なタイミング信号を発生する
。

信号切換回路５は装置制御部２ａが外部装置から受取っ
たアクセスか、装置制御部２ｂの受取ったアクセスかに
より素子制御部３ａとタイミング発生回路４ａからの信
号を記憶素′７−６に出力するか、ちるいは素子制御部
３ｂとタイミング発生回路４ｂからの信号を記憶素子６
に出力するかを」択し切換える。記憶素子６は信号切換
回路５からの信号により情報を記憶し、また読出しを行
う多数の記憶素子の集合体であり、本実施例ではダイナ
ミックランダムアクセスメモリを使用している。

次に、本実施例の動作について説明する。

第２図は、第１図の実施例の動作例として記憶情報の読
出し動作の一例を示すタイミング図である。

外部装置１ａと１ｂは本実施例の記憶装ｆ１０に対し、
同じタイミングで情報を出力する装置Ｄグループである
。外部装ｆｆｆ１ｃ、１ｄも記憶装置１０に対し同じタ
イミングで情報を出力するグループである。外部装置１
ａから第２図に示すタイミングＣで送られてきた情報で
読出し動作を行うとき、記憶素子６の規格を満足するよ
うにタイミング発生回路４ａから信号切換回路５を通し
てＲＡＳ信号ＲＡＳＩ　　、ＣＡＳ信号ＣＡＳ、を最適
のタイミングで出力゛する。一般にＤＲＡＭにおけるＲ
ＡＳ信号はローアドレスの確定後、またＣＡＳ信号はカ
ラムアドレスの確定後に入力させることが要求され、Ｒ
ＡＳ信号からＣＡＳ信号までの時間遅延も規格が定めら
れている。これらの記憶素子の規格を壱足するようにＲ
ＡＳｌおよびＣＡＳ。

を記憶素子６に与えると、記憶素子６からの読出し情報
はタイミングＧで得られる。

次に、外部装置１ｃからのアクセスでは各種情報に先だ
ってローアドレス情報が出力された場合１、記憶素子６
に対しタイミング発生回路４ｂからＲＡＳ信号を第２図
のＲＡＳ！のようにタイミングＢで先に出力し、ＣＡＳ
信号は後から確定するカラムアドレス情報を待って身イ
ミングＤで出力♀るようタイミング発生部４ｂを素子制
御１部３ｂが制御する。この結果、読出し情報はタイミ
ングＦで得ることができろ。これは外部装置１ａが読出
し情報を得るよりも速く読出し情報を得たことになる。

このよう【して、従来の場合に比べ外部装ｆｉ１ｃから
のアクセスに対し読出しのタイミングを早くすることが
できる。

（発明の効果）以上説明したように本発明は、複数のアクセス要求元か
ら出力される情報のタイミングにもとづいて要求元をい
くつかのグループに分け、グループごとに記憶素子に供
給するタイミング信号発生回路を設けることによシ、要
求元から見た記憶装置の動作速度を大きくすることがで
与るという効果がある。

【図面の簡単な説明】

第１図は、本発明による一実施例を示すブロック図であ
る。第２図は、第１図の実施例の動作を説明するためのタイ
ミング図である。第３図は、従来の記憶装置例のブロック図である。第４図は、第８図の装置の動作を説明するため゛めタイ
ミング図である。１ａ、１ｂ、１ｃ、１ｄ、１１ａ、１１ｂ−−・・・外
部装置２ａ＋２ｂ、１２ａ、１２ｂ＊＊命装置制御部３ａ＋３
ｂ１１３町・−・・素子制御部４ａ１４ｂ、１４６・・
タイミング信号発生回路５・・・・・信号切換回路６．１６・・・記憶素子１０．２０・・・記憶装置

Claims

【特許請求の範囲】

（１）複数の要求元から読出し、書込みを要求されたと
き、前記読出し、書込みのためにタイミング信号を必要
とする記憶素子を使用した記憶装置において、前記要求
元から供給される情報が出力されるタイミングにより、
前記要求元を複数のグループに分け、前記グループごと
に前記記憶素子が必要とするタイミング信号を発生する
タイミング発生回路を設けたことを特徴とする記憶装置
。
（２）前記要求元は、前記記憶装置の外部にある外部装
置または複数の外部装置に接続するバス信号線である特
許請求の範囲第１項記載の記憶装置。
（３）前記記憶素子はダイナミツクランダムアクセスメ
モリである特許請求の範囲第１項または第２項記載の記
憶装置。