JPS6318596A - 半導体記憶素子 - Google Patents
半導体記憶素子Info
- Publication number
- JPS6318596A JPS6318596A JP61161602A JP16160286A JPS6318596A JP S6318596 A JPS6318596 A JP S6318596A JP 61161602 A JP61161602 A JP 61161602A JP 16160286 A JP16160286 A JP 16160286A JP S6318596 A JPS6318596 A JP S6318596A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- erased
- memory
- eprom
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 3
- 230000015654 memory Effects 0.000 claims abstract description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明はプログラム及び消去が可能な読み出し専用の半
導体記憶素子に関する。
導体記憶素子に関する。
（従来の技術）
一般にプログラム及び消去が可能な読み出し専用メモリ
（ＥＰＲＯＭ）は−度プログラムをした後は電源がなく
ともその内容が消滅しない利点がある。
（ＥＰＲＯＭ）は−度プログラムをした後は電源がなく
ともその内容が消滅しない利点がある。
また、紫外線照射または電気的信号の入力をすることＫ
よシその内容を消去することが出来るので、新ら九に別
の情報を書き込むことが出来る利点もある。
よシその内容を消去することが出来るので、新ら九に別
の情報を書き込むことが出来る利点もある。
しかしながら、ｌＰＲＯＭが消去された状態か否かを知
るためにはその全番地の内容を読み出すしか方法がな−
かりた。
るためにはその全番地の内容を読み出すしか方法がな−
かりた。
その為、ＥＦＲＯＭにプログラムを行なう際は、プログ
ラム開始前にその内容を全番地絖み出して消去状態にあ
ることを確認した上でプログラムを開始せねばならず１
． ＦＲＯＭライター等にこの全番地の読み出しを行な
わせると６４ ｋｂｉｔで４〜１０秒、５１２ ｋｂｉ
ｔで２０〜６０秒もの時間が必要で、これはプログラム
に必要な時間（６４ｋｂｔｔで５〜５０秒、５１２ ｋ
ｂｉｔで４５〜４５０秒）のおよそｌＯ〜１００ｅｓに
相当するので、ＦＲＯＭライターテのプログラムの効率
を下ける大きな要因となりていた。
ラム開始前にその内容を全番地絖み出して消去状態にあ
ることを確認した上でプログラムを開始せねばならず１
． ＦＲＯＭライター等にこの全番地の読み出しを行な
わせると６４ ｋｂｉｔで４〜１０秒、５１２ ｋｂｉ
ｔで２０〜６０秒もの時間が必要で、これはプログラム
に必要な時間（６４ｋｂｔｔで５〜５０秒、５１２ ｋ
ｂｉｔで４５〜４５０秒）のおよそｌＯ〜１００ｅｓに
相当するので、ＦＲＯＭライターテのプログラムの効率
を下ける大きな要因となりていた。
（発明が解決しようとする問題点）
本発明は、従来技術ではＥＰＲＯＭが消去された状態か
否かを知るためにはその全番地の内容を読み出さなけれ
ばならないという点に鑑みてなされたもので、ＥＰＲＯ
Ｍが消去状態にあるか否かを情報として蓄えているメモ
リセルを読み出すことによシ、全番地の内容を軌み出さ
すともそのＥＰＲＯＭが消去されているか否かを確認す
ることが出来る半導体記ｔＩｉ素子を提供することを目
的とする。
否かを知るためにはその全番地の内容を読み出さなけれ
ばならないという点に鑑みてなされたもので、ＥＰＲＯ
Ｍが消去状態にあるか否かを情報として蓄えているメモ
リセルを読み出すことによシ、全番地の内容を軌み出さ
すともそのＥＰＲＯＭが消去されているか否かを確認す
ることが出来る半導体記ｔＩｉ素子を提供することを目
的とする。
［発明の構成］
（問題点を解決するための手段）
本発明は上記目的を連取するため、プログラム及び消去
が可能な第１の読み出し専用メモリと、この第１の読み
出し専用メモリが消去された状態か否かを情報としてプ
ログラムすることが可能な第２の読み出し専用メモリと
を具備し、第２の読み出し専用メモリを読み出すことに
より、第１の読み出し専用メモリが消去されているか否
かを知ることを特徴とするものである。
が可能な第１の読み出し専用メモリと、この第１の読み
出し専用メモリが消去された状態か否かを情報としてプ
ログラムすることが可能な第２の読み出し専用メモリと
を具備し、第２の読み出し専用メモリを読み出すことに
より、第１の読み出し専用メモリが消去されているか否
かを知ることを特徴とするものである。
（作 用）
この発明は上記手段によシ、プログラム及び消去が可能
な読み出し専用メモリのチップの一部にそれらメモリが
消去された状態か否かを情報としてプログラムすること
が可能な単数または複数個のメモリセルを備えることに
よって、後者メモリセルを読み出すことによシ前者メモ
リの全番地を読み出さすとも消去状態か否かの確認を可
能ならしめるものである。
な読み出し専用メモリのチップの一部にそれらメモリが
消去された状態か否かを情報としてプログラムすること
が可能な単数または複数個のメモリセルを備えることに
よって、後者メモリセルを読み出すことによシ前者メモ
リの全番地を読み出さすとも消去状態か否かの確認を可
能ならしめるものである。
（実凡例）
以下、この発明の一実施例を第１図を参照しながら詳細
に説明する。即ち、第１図は３２ ｋｂｌｔＸ ８ ｗ
ｏｒｄ のＥＰＲＯＭに本発明を適用したものである
。１は２５６ ｋｂｉｔ のメモリセルアレイ、２は
アドレスバッファー、３はカラムデコーダー、４はロウ
デコーダ、５はカラムＩ１０回路、６はＩ１０バッファ
ー、７は制御回路、８はメモリセルアレイ１が消去状態
にあるか否かを情報として蓄えているｌ ｂｉｔのメモ
リセルである。
に説明する。即ち、第１図は３２ ｋｂｌｔＸ ８ ｗ
ｏｒｄ のＥＰＲＯＭに本発明を適用したものである
。１は２５６ ｋｂｉｔ のメモリセルアレイ、２は
アドレスバッファー、３はカラムデコーダー、４はロウ
デコーダ、５はカラムＩ１０回路、６はＩ１０バッファ
ー、７は制御回路、８はメモリセルアレイ１が消去状態
にあるか否かを情報として蓄えているｌ ｂｉｔのメモ
リセルである。
ｌ ｂｌｔのメモリセル８は紫外線照射によシメモリセ
ルアレイ１と同時に消去することが出来る様になってい
る。また、メモリセルアレイ１にプログラムが行なわれ
ている時にＨｌｂｉｔのメモリセル８のドレインとコン
トロールゲートには高電圧が印加されてプログラムが行
なわれる様になっている。
ルアレイ１と同時に消去することが出来る様になってい
る。また、メモリセルアレイ１にプログラムが行なわれ
ている時にＨｌｂｉｔのメモリセル８のドレインとコン
トロールゲートには高電圧が印加されてプログラムが行
なわれる様になっている。
以上の禄な回路構造になっていると、１ ｂｉｔのメモ
リセＡ／８ハメモリセルアレイ１が消去されているか否
かを、メモリセルアレイ１に消去またはプログラムを行
なうたけで、情報として蓄えることが出来る。
リセＡ／８ハメモリセルアレイ１が消去されているか否
かを、メモリセルアレイ１に消去またはプログラムを行
なうたけで、情報として蓄えることが出来る。
メモリセル８を読み出すには、例えばシリコンシグネチ
ャ回路と同様な回路を設けることにより、端子Ａ１に■
ＩＨＨ（＝１２マ）を印加し特定番地全入力して読み出
し動作を行い、メモリセル８の内容が出力に出て来る様
にすれば良い。
ャ回路と同様な回路を設けることにより、端子Ａ１に■
ＩＨＨ（＝１２マ）を印加し特定番地全入力して読み出
し動作を行い、メモリセル８の内容が出力に出て来る様
にすれば良い。
前述した実施例の如＜ ＥＰＲＯＭがブーグラムされた
状態か消去された状態かを内容とするメモリセルをチッ
プ内に設けておけば、そのメモリセルを読み出すだけで
ｇＰＲＯＭがどの状態にあるかすぐに知ることが可能で
ある。このｌｃみ出しに必要な時間は多く見積ってもｌ
ｍｓ＋程展と考えられ、これにＦＲＯＭライターでの
グログラム時間に比較して無視することのできるオーダ
ーであるのでＦＲＯＭ ライターでのプログラム効率
を従来に比べ大幅に改善することが出来る。
状態か消去された状態かを内容とするメモリセルをチッ
プ内に設けておけば、そのメモリセルを読み出すだけで
ｇＰＲＯＭがどの状態にあるかすぐに知ることが可能で
ある。このｌｃみ出しに必要な時間は多く見積ってもｌ
ｍｓ＋程展と考えられ、これにＦＲＯＭライターでの
グログラム時間に比較して無視することのできるオーダ
ーであるのでＦＲＯＭ ライターでのプログラム効率
を従来に比べ大幅に改善することが出来る。
また、メモリセルアレイへのプログラムまたは消去と同
時に消去状悪か否かを情報として蓄えるメモリセルへの
プログラムまたは消去を行なうので、従来のＥＦＲＯＭ
へのプログラム操作又は消去操作と同じ操作で消去状態
か否かを情報として蓄えることが出来、余分な操作、余
分な時間を必要としない。
時に消去状悪か否かを情報として蓄えるメモリセルへの
プログラムまたは消去を行なうので、従来のＥＦＲＯＭ
へのプログラム操作又は消去操作と同じ操作で消去状態
か否かを情報として蓄えることが出来、余分な操作、余
分な時間を必要としない。
第１図では３２ ｋｂｉｔ Ｘ ８ ｗｏｒｄのＥＦ
ＲＯＭを例にとって説明したが、他の容蓋のＥＦ ＲＯ
Ｍにも本発明を適用することが可能である。また、ＥＰ
ｔｔＯＭでなく、全ｂｔｔ−括消去型のＥ ＰＲＯＭ
にも適用することが可能である。また、メモリセル８の
読み出しにシリコンシグネチャ回路を例に出したが、他
に適当な回路があればそれでもかまわな込。また、メモ
リセル８は１ ｂｉｔでなく適当なりｉｔ数でもかまわ
ない。
ＲＯＭを例にとって説明したが、他の容蓋のＥＦ ＲＯ
Ｍにも本発明を適用することが可能である。また、ＥＰ
ｔｔＯＭでなく、全ｂｔｔ−括消去型のＥ ＰＲＯＭ
にも適用することが可能である。また、メモリセル８の
読み出しにシリコンシグネチャ回路を例に出したが、他
に適当な回路があればそれでもかまわな込。また、メモ
リセル８は１ ｂｉｔでなく適当なりｉｔ数でもかまわ
ない。
［発明の効果］
以上述べたように本発明によれば、 ＥＦＲＯＭが消去
状態にあるか否かを情報として蓄えているメモリセルを
読み出すことによシ、全番地の内容を読み出さすともそ
のｌＰＲＯＭが消去されているか否かを容易に確認する
ことができる。
状態にあるか否かを情報として蓄えているメモリセルを
読み出すことによシ、全番地の内容を読み出さすともそ
のｌＰＲＯＭが消去されているか否かを容易に確認する
ことができる。
第１図は本発明の一実施例を示す構成説明図である。
１・・・２５６ ｋｂｉｔのメモリセルアレイ、２・・
・アドレスバッファー、３・・・カラムデコーダー、４
・・・ロウデコーダー、５・・・カラムＩ１０回路、６
・・・ｉ沖バッファー、７・・・制御回路、８・・・メ
モリセルアレイ１が消えているか否かを情報として蓄え
ている１ｂｔｔのメモリセル。 出願人代理人 弁理士 鈴 江 武 彦ｊ１１ 図
・アドレスバッファー、３・・・カラムデコーダー、４
・・・ロウデコーダー、５・・・カラムＩ１０回路、６
・・・ｉ沖バッファー、７・・・制御回路、８・・・メ
モリセルアレイ１が消えているか否かを情報として蓄え
ている１ｂｔｔのメモリセル。 出願人代理人 弁理士 鈴 江 武 彦ｊ１１ 図
Claims (1)
- プログラム及び消去が可能な第１の読み出し専用メモ
リと、この第１の読み出し専用メモリが消去された状態
か否かを情報としてプログラムすることが可能な第２の
読み出し専用メモリとを具備し、第２の読み出し専用メ
モリを読み出すことにより、第１の読み出し専用メモリ
が消去されているか否かを知ることを特徴とする半導体
記憶素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161602A JPS6318596A (ja) | 1986-07-09 | 1986-07-09 | 半導体記憶素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161602A JPS6318596A (ja) | 1986-07-09 | 1986-07-09 | 半導体記憶素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6318596A true JPS6318596A (ja) | 1988-01-26 |
Family
ID=15738275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61161602A Pending JPS6318596A (ja) | 1986-07-09 | 1986-07-09 | 半導体記憶素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6318596A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5515328A (en) * | 1990-03-05 | 1996-05-07 | Sgs-Thomson Microelectronics, S.A. | Memory circuit with element for the memorizing of word line selection for an erasure of a block of information |
| US5719808A (en) * | 1989-04-13 | 1998-02-17 | Sandisk Corporation | Flash EEPROM system |
-
1986
- 1986-07-09 JP JP61161602A patent/JPS6318596A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5719808A (en) * | 1989-04-13 | 1998-02-17 | Sandisk Corporation | Flash EEPROM system |
| US5999446A (en) * | 1989-04-13 | 1999-12-07 | Sandisk Corporation | Multi-state flash EEprom system with selective multi-sector erase |
| US5515328A (en) * | 1990-03-05 | 1996-05-07 | Sgs-Thomson Microelectronics, S.A. | Memory circuit with element for the memorizing of word line selection for an erasure of a block of information |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3229345B2 (ja) | 不揮発性ｉｃメモリ | |
| US7251190B2 (en) | Non-volatile semiconductor memory device | |
| JP3059076B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3251968B2 (ja) | 半導体記憶装置 | |
| KR100285063B1 (ko) | 동기형 램 장치와 시스템 버스를 공유하는 동기형 플래시 메모리 장치의 소거 및 쓰기 방법 | |
| US6330186B2 (en) | Non-volatile semiconductor memory device having electrically programable memory matrix array | |
| KR900013522A (ko) | 반도체 불휘발성 기억장치와 그것을 사용한 정보처리시스템 | |
| JP2654215B2 (ja) | 半導体メモリシステム | |
| JP2726503B2 (ja) | 集積回路 | |
| JP2591740B2 (ja) | 不揮発性のプログラム可能な半導体メモリ | |
| US5986965A (en) | Method and device for writing data in non-volatile memory circuit | |
| EP0617377A2 (en) | Microcomputer with flash memory | |
| JPS6318596A (ja) | 半導体記憶素子 | |
| KR950034271A (ko) | 비휘발성 반도체 플래쉬 메모리 | |
| JPH07153284A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
| JPS6045994A (ja) | Ｐｒｏｍによる情報記憶方法 | |
| KR960000771Y1 (ko) | 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치 | |
| JPH06202937A (ja) | 不揮発性半導体記憶装置 | |
| JPH02183496A (ja) | 不揮発性半導体記憶装置 | |
| JPH05190788A (ja) | 半導体記憶装置 | |
| JP3580408B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH05134928A (ja) | メモリ装置 | |
| JPS62289999A (ja) | デ−タの書込方法 | |
| JPH023194A (ja) | 半導体不揮発性記憶素子 | |
| JPH02108299A (ja) | 半導体メモリ装置 |