JPS63185247A - 複合クロツク信号受信再生回路 - Google Patents
複合クロツク信号受信再生回路Info
- Publication number
- JPS63185247A JPS63185247A JP62017939A JP1793987A JPS63185247A JP S63185247 A JPS63185247 A JP S63185247A JP 62017939 A JP62017939 A JP 62017939A JP 1793987 A JP1793987 A JP 1793987A JP S63185247 A JPS63185247 A JP S63185247A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- bipolar
- circuit
- composite
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 35
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 230000008929 regeneration Effects 0.000 description 6
- 238000011069 regeneration method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- XAPNKXIRQFHCHN-QGOAFFKASA-N violacein Chemical compound O=C\1NC2=CC=CC=C2C/1=C(C(=O)N1)/C=C1C1=CNC2=CC=C(O)C=C21 XAPNKXIRQFHCHN-QGOAFFKASA-N 0.000 description 2
- LEJQUNAZZRYZKJ-UHFFFAOYSA-N violacein Natural products Oc1ccc2NCC(C3=CC(=C4/C(=O)Nc5ccccc45)C(=O)N3)c2c1 LEJQUNAZZRYZKJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は複合クロック信号受信再生回路に関し、特に主
クロック信号である64にHzクロック信号と副クロッ
ク信号であるQKHzクロック信号とからなる複合バイ
ポーラクロック信号から8 KHz副クロック信号を受
信再生する複合クロック信号受信再生回路に関する。
クロック信号である64にHzクロック信号と副クロッ
ク信号であるQKHzクロック信号とからなる複合バイ
ポーラクロック信号から8 KHz副クロック信号を受
信再生する複合クロック信号受信再生回路に関する。
更米且遣
この種の複合バイポーラクロック信号は第2図にその波
形例を示す如く、64にHz主クロック信号に8にHz
副クロック信号がバイポーラ則を違反した形式すなわち
バイポーラバイオレーションにより重畳されている。図
において斜線で示すクロックがバイポーラバイオレーシ
ョンによる8KHz副クロッり信号である。このバイポ
ーラバイオレーションを検出してこの検出タイミングに
応答して複合バイポーラクロック信号を1/8分園する
ための分周器をリセット制御することにより、8にHz
副クロック信号を再生する様になっている。
形例を示す如く、64にHz主クロック信号に8にHz
副クロック信号がバイポーラ則を違反した形式すなわち
バイポーラバイオレーションにより重畳されている。図
において斜線で示すクロックがバイポーラバイオレーシ
ョンによる8KHz副クロッり信号である。このバイポ
ーラバイオレーションを検出してこの検出タイミングに
応答して複合バイポーラクロック信号を1/8分園する
ための分周器をリセット制御することにより、8にHz
副クロック信号を再生する様になっている。
従来のこの種の複合クロック信号の受信再生回路は、同
一局舎内、同一フロアによる信号の受信回路となってい
るため、基本的にクロック信号の保護は考慮されていな
いのが一般的である。たとえクロック信号の保護が考慮
されたとしても、64 KHz主クロック信号の受信再
生回路にのみ保護回路が付加されるだけであり、この場
合、複合クロック信号に瞬断等が発生するか否かの観点
により保護の有無が考えられているので、この保護回路
としては同調回路構成となっている。
一局舎内、同一フロアによる信号の受信回路となってい
るため、基本的にクロック信号の保護は考慮されていな
いのが一般的である。たとえクロック信号の保護が考慮
されたとしても、64 KHz主クロック信号の受信再
生回路にのみ保護回路が付加されるだけであり、この場
合、複合クロック信号に瞬断等が発生するか否かの観点
により保護の有無が考えられているので、この保護回路
としては同調回路構成となっている。
この様な従来の複合クロック信号の受信再生回路におい
ては、複合クロック信号の瞬断を想定した場合、64
K11z主クロック信号は同調回路によって受信再生さ
れることになるが、3 KHz副クロック信号の受信再
生では、当該瞬断による擬似バイポーラバイオレーショ
ンが生じてこれにより誤った8にllz副クロック信号
を再生することになる。
ては、複合クロック信号の瞬断を想定した場合、64
K11z主クロック信号は同調回路によって受信再生さ
れることになるが、3 KHz副クロック信号の受信再
生では、当該瞬断による擬似バイポーラバイオレーショ
ンが生じてこれにより誤った8にllz副クロック信号
を再生することになる。
すなわち、3 KHz副クロック信号の受信再生回路は
当該瞬断によって直接的に悪影響を受けるという欠点が
ある。
当該瞬断によって直接的に悪影響を受けるという欠点が
ある。
複合クロック信号が断とならない場合においても、バイ
ポーラ則が何等かの原因によって誤まれば、これまた擬
似バイポーラバイオレーションが発生するので、8にt
lz副クロック信号再生回路は誤った8にH2副クロッ
ク信号を受信再生することになる。
ポーラ則が何等かの原因によって誤まれば、これまた擬
似バイポーラバイオレーションが発生するので、8にt
lz副クロック信号再生回路は誤った8にH2副クロッ
ク信号を受信再生することになる。
この様に、従来の回路では、8KIIz副クロックり号
の受信再生がバイポーラバイオレーションを検出して直
接に動作制御される構成となっているので、上述の如ぎ
擬似バイポーラバイオレーションが生じてもこれを正規
のバイポーラバイオレーションとみなして直ちに8KH
z副クロッり信号の受信再生動作をなし、よって誤った
副クロック信号の再生が行われるという欠点がある。
の受信再生がバイポーラバイオレーションを検出して直
接に動作制御される構成となっているので、上述の如ぎ
擬似バイポーラバイオレーションが生じてもこれを正規
のバイポーラバイオレーションとみなして直ちに8KH
z副クロッり信号の受信再生動作をなし、よって誤った
副クロック信号の再生が行われるという欠点がある。
発明の目的
そこで本発明はこの様な従来のものの欠点を解決すべく
なされたものであって、その目的とするところは、複合
バイポーラクロック信号の瞬断やバイポーラ則の誤り等
に起因する擬似バイポーラバイオレーションによって生
ずる誤った副クロック信号の再生を防止可能な複合クロ
ック信号受信再生回路を提供することにある。
なされたものであって、その目的とするところは、複合
バイポーラクロック信号の瞬断やバイポーラ則の誤り等
に起因する擬似バイポーラバイオレーションによって生
ずる誤った副クロック信号の再生を防止可能な複合クロ
ック信号受信再生回路を提供することにある。
発明の構成
本発明によれば、主クロック信号と副クロック信号とか
らなる複合バイポーラクロック信号を分周器により分周
して前記副クロック信号を再生する複合クロック信号受
信再生回路であって、前記複合バイポーラクロック信号
のバイポーラバイオレーションを検出する検出回路と、
この検出信号を前記主クロック信号により前記副クロッ
ク信号の周期だけシフトするレジスタと、前記検出信号
と前記レジスタの出力信号との一致を判定する判定回路
とを有し、この−敷料定出力結果に応じて前記分周器の
分周状態を制御するようにしたことを特徴とする複合ク
ロック信号受信再生回路が得られる。
らなる複合バイポーラクロック信号を分周器により分周
して前記副クロック信号を再生する複合クロック信号受
信再生回路であって、前記複合バイポーラクロック信号
のバイポーラバイオレーションを検出する検出回路と、
この検出信号を前記主クロック信号により前記副クロッ
ク信号の周期だけシフトするレジスタと、前記検出信号
と前記レジスタの出力信号との一致を判定する判定回路
とを有し、この−敷料定出力結果に応じて前記分周器の
分周状態を制御するようにしたことを特徴とする複合ク
ロック信号受信再生回路が得られる。
実施例
以下に図面を参照しつつ本発明の実施例について説明す
る。
る。
第1図は本発明の実施例のブロック図である。
図において、バイポーラバイオレーション検出回路1は
第2図に示す如き複合バイポーラクロック信号を入力と
して、8にHz副クロック信号が挿入された部分(斜線
で示す)のバイポーラバイオレーションを検出する。こ
のバイポーラバイオレーション検出回路1により検出さ
れたバイポーラバイオレーションは8ビツトレジスタ2
へ入力される。このレジスタ2は複合バイポーラクロッ
ク信号から抽出再生された64KHz主クロック信号に
よりシフト制御される様になっており、8ビツトシフト
レジスタ構成である。
第2図に示す如き複合バイポーラクロック信号を入力と
して、8にHz副クロック信号が挿入された部分(斜線
で示す)のバイポーラバイオレーションを検出する。こ
のバイポーラバイオレーション検出回路1により検出さ
れたバイポーラバイオレーションは8ビツトレジスタ2
へ入力される。このレジスタ2は複合バイポーラクロッ
ク信号から抽出再生された64KHz主クロック信号に
よりシフト制御される様になっており、8ビツトシフト
レジスタ構成である。
一致判定回路3は、バイポーラバイオレーション検出回
路1により検出されたバイポーラバイオレーションと、
8ビツトシフトレジスタ2のシフト出力とを2人力とし
、これ等再入力の一致状態を判定するものである。この
−敷料定出力は1/8分周器4の分周状態を制御するよ
うになっている。
路1により検出されたバイポーラバイオレーションと、
8ビツトシフトレジスタ2のシフト出力とを2人力とし
、これ等再入力の一致状態を判定するものである。この
−敷料定出力は1/8分周器4の分周状態を制御するよ
うになっている。
当該分周器4は複合バイポーラクロック信号を1/8分
周するものであり、−敷料定回路3による一致判定出力
の発生タイミング毎にリセットされる構成である。
周するものであり、−敷料定回路3による一致判定出力
の発生タイミング毎にリセットされる構成である。
かかる構成において、複合バイポーラクロック信号が第
2図に示す如く正しい規則性をもって受信されている場
合、バイポーラバイオレーション検出回路1によって8
ビツト(8KHz副クロック信号の1周期に相当するも
のとする)毎に正規のバイポーラバイオレーションが検
出されることになる。よって、−敷料定回路3において
は8ビツト毎に正しく一致判定信号が得られて、1/8
分周器4の分周状態が正しく制御されるので、64UZ
ロツクの1/8である8 KH2副クロック信号が正し
く受信再生される。
2図に示す如く正しい規則性をもって受信されている場
合、バイポーラバイオレーション検出回路1によって8
ビツト(8KHz副クロック信号の1周期に相当するも
のとする)毎に正規のバイポーラバイオレーションが検
出されることになる。よって、−敷料定回路3において
は8ビツト毎に正しく一致判定信号が得られて、1/8
分周器4の分周状態が正しく制御されるので、64UZ
ロツクの1/8である8 KH2副クロック信号が正し
く受信再生される。
複合バイポーラクロック信号内のいずれかにおいて、何
等かの原因によりバイポーラ則が誤って受信された場合
、この誤った信号がバイポーラバイオレーション検出回
路1で検出され、この検出信号が8ビツトレジスタ回路
2において8ビツトシフトされて一致判定回路3へ入力
される。このとき、バイポーラバイオレーション検出回
路1ではバイポーラバイオレーションは最早検出されな
いので、検出信号は発生されず、よって−敷料定回路3
においては一致判定がなされることはない。
等かの原因によりバイポーラ則が誤って受信された場合
、この誤った信号がバイポーラバイオレーション検出回
路1で検出され、この検出信号が8ビツトレジスタ回路
2において8ビツトシフトされて一致判定回路3へ入力
される。このとき、バイポーラバイオレーション検出回
路1ではバイポーラバイオレーションは最早検出されな
いので、検出信号は発生されず、よって−敷料定回路3
においては一致判定がなされることはない。
その結果、−敷料定回路3から一致出力は生成されない
ために、1/8分周器4はリセットされることなく正常
な分周動作を続ける。
ために、1/8分周器4はリセットされることなく正常
な分周動作を続ける。
この場合、8ビツトレジスタ2及び−敷料定回路3がな
く、従来技術にて述べた如く、バイポーラバイオレーシ
ョン検出回路1の検出信号によって直接に1/8分周器
4をリセット制御する構成であれば、複合バイポーラク
ロック信号内のバイポーラ則を誤った箇所にて即座にバ
イポーラバイオレーションが検出されるので、1/8分
周器は直ちにリセットされ、その時点で8 KHzクロ
ックを擬似的に生成してまうことになる。
く、従来技術にて述べた如く、バイポーラバイオレーシ
ョン検出回路1の検出信号によって直接に1/8分周器
4をリセット制御する構成であれば、複合バイポーラク
ロック信号内のバイポーラ則を誤った箇所にて即座にバ
イポーラバイオレーションが検出されるので、1/8分
周器は直ちにリセットされ、その時点で8 KHzクロ
ックを擬似的に生成してまうことになる。
しかしながら、本発明では、第1図のブロックの如く8
ビツトレジスタ2と一致判定回路3とを挿入して8にH
z副クロック信号保護回路を設けているので、上述した
様に、擬似的なバイポーラバイオレ−シンを誤って検出
することが防止されることになるのである。複合クロッ
ク信号の瞬断が生じた場合にも、上記と全く同様な動作
を行うことは明らかである。
ビツトレジスタ2と一致判定回路3とを挿入して8にH
z副クロック信号保護回路を設けているので、上述した
様に、擬似的なバイポーラバイオレ−シンを誤って検出
することが防止されることになるのである。複合クロッ
ク信号の瞬断が生じた場合にも、上記と全く同様な動作
を行うことは明らかである。
発明の効果
叙上の様に、本発明によれば、複合バイポーラ信号から
8にHz副クロック信号を受信再生する回路に、8ビツ
トレジスタと一致判定回路とによるバイポーラバイオレ
ーション検出用保護回路を挿入して設けることにより、
複合バイポーラ信号の瞬断やバイポーラ則の誤り時等に
発生する擬似バイポーラバイオレ−シンを誤って検出す
ることがなくなるという効果がある。よって8 KHz
副クロック信号の再生が常に正しくなされ得ることにな
るものである。
8にHz副クロック信号を受信再生する回路に、8ビツ
トレジスタと一致判定回路とによるバイポーラバイオレ
ーション検出用保護回路を挿入して設けることにより、
複合バイポーラ信号の瞬断やバイポーラ則の誤り時等に
発生する擬似バイポーラバイオレ−シンを誤って検出す
ることがなくなるという効果がある。よって8 KHz
副クロック信号の再生が常に正しくなされ得ることにな
るものである。
第1図は本発明の実施例のブロック図、第2図は64
K11z主クロック信号と8 KHz副クロック信号と
の複合バイポーラクロック信号の波形例を示す図である
。 主要部分の符号の説明 1・・・・・・バイポーラバイオレーション検出回路2
・・・・・・8ビツトレジスタ 3・・・・・・−敷料定回路 4・・・・・・1/8分周器
K11z主クロック信号と8 KHz副クロック信号と
の複合バイポーラクロック信号の波形例を示す図である
。 主要部分の符号の説明 1・・・・・・バイポーラバイオレーション検出回路2
・・・・・・8ビツトレジスタ 3・・・・・・−敷料定回路 4・・・・・・1/8分周器
Claims (1)
- 主クロック信号と副クロック信号とからなる複合バイポ
ーラクロック信号を分周器により分周して前記副クロッ
ク信号を再生する複合クロック信号受信再生回路であっ
て、前記複合バイポーラクロック信号のバイポーラバイ
オレーションを検出する検出回路と、この検出信号を前
記主クロック信号により前記副クロック信号の周期だけ
シフトするレジスタと、前記検出信号と前記レジスタの
出力信号との一致を判定する判定回路とを有し、この一
致判定出力結果に応じて前記分周器の分周状態を制御す
るようにしたことを特徴とする複合クロック信号受信再
生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62017939A JP2573591B2 (ja) | 1987-01-28 | 1987-01-28 | 複合クロツク信号受信再生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62017939A JP2573591B2 (ja) | 1987-01-28 | 1987-01-28 | 複合クロツク信号受信再生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63185247A true JPS63185247A (ja) | 1988-07-30 |
JP2573591B2 JP2573591B2 (ja) | 1997-01-22 |
Family
ID=11957748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62017939A Expired - Lifetime JP2573591B2 (ja) | 1987-01-28 | 1987-01-28 | 複合クロツク信号受信再生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2573591B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5690659A (en) * | 1979-12-22 | 1981-07-22 | Fujitsu Ltd | Protecting circuit for bipolar violation |
-
1987
- 1987-01-28 JP JP62017939A patent/JP2573591B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5690659A (en) * | 1979-12-22 | 1981-07-22 | Fujitsu Ltd | Protecting circuit for bipolar violation |
Also Published As
Publication number | Publication date |
---|---|
JP2573591B2 (ja) | 1997-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4541104A (en) | Framing circuit for digital system | |
US5001728A (en) | Method and apparatus for demodulating a biphase signal | |
US4525848A (en) | Manchester decoder | |
JPS63185247A (ja) | 複合クロツク信号受信再生回路 | |
US6017146A (en) | Error correction device | |
JPH0634298B2 (ja) | アドレス回路 | |
US6038274A (en) | Apparatus for decoding a channel signal into an information signal and reproducing arrangement provided with the apparatus | |
US20030194036A1 (en) | Synchronization code recovery circuit and method | |
JPH0614640B2 (ja) | フレ−ム同期回路 | |
US5570394A (en) | Signal transmission system | |
JP2566939B2 (ja) | 伝送装置 | |
JP3354452B2 (ja) | 同期再生回路 | |
JPH08330979A (ja) | 誤り訂正装置 | |
KR100195081B1 (ko) | 동기신호 처리회로 | |
JP2639277B2 (ja) | ディジタルデータ瞬断検出回路 | |
JPH0620390A (ja) | 同期パターン検出装置 | |
JP2783830B2 (ja) | 光ディスクプレーヤのデータ復調装置 | |
JP4065717B2 (ja) | デジタルオーディオ信号受信装置 | |
JPS60144046A (ja) | フレ−ム同期回路 | |
JPH04326231A (ja) | インタフェース回路 | |
JP3014120B2 (ja) | フレーム同期検出装置 | |
JP2545803B2 (ja) | スタ−トパタ−ン検出装置 | |
JP2535840B2 (ja) | スタ−トパタ−ン検出装置 | |
JPH0795445A (ja) | 同期信号検出方法 | |
JPH0727696B2 (ja) | デジタル信号のバ−ストエラ−検出装置 |