JPS63184392A - 混成集積回路の実装方法 - Google Patents
混成集積回路の実装方法Info
- Publication number
- JPS63184392A JPS63184392A JP1669587A JP1669587A JPS63184392A JP S63184392 A JPS63184392 A JP S63184392A JP 1669587 A JP1669587 A JP 1669587A JP 1669587 A JP1669587 A JP 1669587A JP S63184392 A JPS63184392 A JP S63184392A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- mounting
- integrated circuit
- board
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 9
- 238000005476 soldering Methods 0.000 claims description 7
- 239000002390 adhesive tape Substances 0.000 claims description 6
- 230000000694 effects Effects 0.000 description 3
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- -1 polyethylene Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 1
- 229920006026 co-polymeric resin Polymers 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000005038 ethylene vinyl acetate Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、混成集積回路のマザー基板への実装方法に関
する。
する。
本発明は、混成集積回路の実装方法であり、ハイブリッ
ドＩＣ基板に取付けられたリードフレームの側面に接着
剤又は粘着剤付きのテープを貼付けた状態で各リードの
端部をマザー基板の孔部へ挿入し、この後半田付けする
ことにより、容易且つ正確な実装を可能としたものであ
る。
ドＩＣ基板に取付けられたリードフレームの側面に接着
剤又は粘着剤付きのテープを貼付けた状態で各リードの
端部をマザー基板の孔部へ挿入し、この後半田付けする
ことにより、容易且つ正確な実装を可能としたものであ
る。
第６図は、ハイブリッドＩＣ（混成集積回路）基板（１
）にタイ／モーカットされたＦ型リードフレーム（２）
が取付けられた状態を示す。この後、各す＋ト責５）の
端部をマザー基板（図示せず）の取付用孔部へ挿入し、
半田付けを行う。
）にタイ／モーカットされたＦ型リードフレーム（２）
が取付けられた状態を示す。この後、各す＋ト責５）の
端部をマザー基板（図示せず）の取付用孔部へ挿入し、
半田付けを行う。
上述した従来の実装方法によれば、第６図に示すように
、ハイブリッドＩＣ基板（ＨＩＣ基板と略す）（１）に
リードフレーム（２）を取付け、その後者リード（５）
をマザー基板の取付用孔部へ挿入するまでの間にリード
（５）の先端が広がったり、曲がったシしてリード（５
）の間隔が一定ではなくなるため、挿入するのが困難に
なることもあった。また、リード（５）自体の幅が一定
であるため、ＨＩＣ基板（１）をマザー基板に対して所
定の高さに保持しておくことができなかった。更に、半
田ディツプの際、浮力のためリード（５）が安定しない
という問題点もあった。
、ハイブリッドＩＣ基板（ＨＩＣ基板と略す）（１）に
リードフレーム（２）を取付け、その後者リード（５）
をマザー基板の取付用孔部へ挿入するまでの間にリード
（５）の先端が広がったり、曲がったシしてリード（５
）の間隔が一定ではなくなるため、挿入するのが困難に
なることもあった。また、リード（５）自体の幅が一定
であるため、ＨＩＣ基板（１）をマザー基板に対して所
定の高さに保持しておくことができなかった。更に、半
田ディツプの際、浮力のためリード（５）が安定しない
という問題点もあった。
本発明は、上記問題点を解決することができる混成集積
回路の実装方法を提供するものである。
回路の実装方法を提供するものである。
本発明は、リードフレーム（２）付きハイブリッドＩＣ
基板（１）をマザー基板（４）に取付ける工程を有する
混成集積回路の実装方法において、上記工程でリードフ
レーム（２）の側面に接着剤又は粘着剤付きのテープ（
３）を貼付けた状態で各リート責５）の端部をマザー基
板（４）の取付用孔部（６）へ挿入し、この後半田付は
工程を行うことを特徴とする。
基板（１）をマザー基板（４）に取付ける工程を有する
混成集積回路の実装方法において、上記工程でリードフ
レーム（２）の側面に接着剤又は粘着剤付きのテープ（
３）を貼付けた状態で各リート責５）の端部をマザー基
板（４）の取付用孔部（６）へ挿入し、この後半田付は
工程を行うことを特徴とする。
本発明で使用する接着剤又は粘着剤は、比較的耐熱性の
ある樹脂を主成分とし、一時的な仮止め効果を有してい
る一般の接着剤、粘着剤であれば良い。また使用するテ
ープ（３）は、例えば紙、耐熱性プラスチック（ポリエ
チレン及びその共重合樹脂（例えばエチレン−酢酸ビニ
ル）、ポリプロピレン、ポリアミド、シリコーン等）を
材料として、成る程度の硬度を有するように比較的厚く
形成する。
ある樹脂を主成分とし、一時的な仮止め効果を有してい
る一般の接着剤、粘着剤であれば良い。また使用するテ
ープ（３）は、例えば紙、耐熱性プラスチック（ポリエ
チレン及びその共重合樹脂（例えばエチレン−酢酸ビニ
ル）、ポリプロピレン、ポリアミド、シリコーン等）を
材料として、成る程度の硬度を有するように比較的厚く
形成する。
本発明によれば、ＨＩＣ基板（１）をマザー基板（４）
に実装する前のリードフレーム（２）の側面に接着剤又
は粘着剤付きのテープ（３）を貼付けておくため、この
テープ（３）によりリード（５）間の間隔を正確に保つ
ことができると共にＨＩＣ基板（１）をマザー基板（４
）に対して所定の高さに保つことができる。
に実装する前のリードフレーム（２）の側面に接着剤又
は粘着剤付きのテープ（３）を貼付けておくため、この
テープ（３）によりリード（５）間の間隔を正確に保つ
ことができると共にＨＩＣ基板（１）をマザー基板（４
）に対して所定の高さに保つことができる。
図面を参照して本発明の詳細な説明する。
先ず第１図及び第２図に示す実施例においては、Ｈ（ハ
イブリッド）ＩＣ基板（１）の両側に取付けられたＦ型
リードフレーム（２）の側面に接着剤付きの紙テープ（
３）を貼付ける。第２図は、リードフレーム（２）に紙
テープ（３）を貼付けてタイツ々−カットする前の状態
を示す。貼付ける面は、リードフレーム（２）の内側、
外側のいずれの面でも良い。この紙テープ（３）をリー
ドフレーム（２）に貼付けることによってＨＩＣ基板（
１）をマザー基板（４）に対して所定の高さに保持して
おくことができ、その高さの調整は紙テープ（３）の貼
付は位置又はテープ（３）の幅を変えることによシ行う
。そして、このように接着剤付きの紙テープ（３）がリ
ードフレーム（２）の側面に貼付けられた状態で各リー
ド（５）の端部をマザー基板（４）の取付用孔部（６）
へ挿入する。紙テープ（３）がリード（５）に貼付けら
れていることによシ、実装前にリード（５）が広がった
り曲がったシするのを防止することができると共に、紙
テープ（３）の下側端部の位置にＨＩＣ基板（１）の高
さを保つことができる。この後、紙テープ（３）がリー
ドフレーム（２）に貼付けられた状態で半田付けを行い
、半田付は工程終了ｉＫ紙テープ（３）を剥す。
イブリッド）ＩＣ基板（１）の両側に取付けられたＦ型
リードフレーム（２）の側面に接着剤付きの紙テープ（
３）を貼付ける。第２図は、リードフレーム（２）に紙
テープ（３）を貼付けてタイツ々−カットする前の状態
を示す。貼付ける面は、リードフレーム（２）の内側、
外側のいずれの面でも良い。この紙テープ（３）をリー
ドフレーム（２）に貼付けることによってＨＩＣ基板（
１）をマザー基板（４）に対して所定の高さに保持して
おくことができ、その高さの調整は紙テープ（３）の貼
付は位置又はテープ（３）の幅を変えることによシ行う
。そして、このように接着剤付きの紙テープ（３）がリ
ードフレーム（２）の側面に貼付けられた状態で各リー
ド（５）の端部をマザー基板（４）の取付用孔部（６）
へ挿入する。紙テープ（３）がリード（５）に貼付けら
れていることによシ、実装前にリード（５）が広がった
り曲がったシするのを防止することができると共に、紙
テープ（３）の下側端部の位置にＨＩＣ基板（１）の高
さを保つことができる。この後、紙テープ（３）がリー
ドフレーム（２）に貼付けられた状態で半田付けを行い
、半田付は工程終了ｉＫ紙テープ（３）を剥す。
また、第３図Ａ及びＢに示すように、リード（５）がＨ
ＩＣ基板（１）の内側に位置するように折曲げたリード
フレーム（２）を使用する場合、接着剤付きの紙テープ
（３）も外側に幅をとらないようにリードフレーム（２
）の内側に貼付けるようにする。
ＩＣ基板（１）の内側に位置するように折曲げたリード
フレーム（２）を使用する場合、接着剤付きの紙テープ
（３）も外側に幅をとらないようにリードフレーム（２
）の内側に貼付けるようにする。
次に第４図に示す実施例の場合、紙テープ（３）を貼付
けた後のリードフレーム（２）のタイ・々−カットを斜
めに行って、各リード（５）の取付用孔部（６）への挿
入を容易にすることができるようにしたものである。
けた後のリードフレーム（２）のタイ・々−カットを斜
めに行って、各リード（５）の取付用孔部（６）への挿
入を容易にすることができるようにしたものである。
次に第５図Ａ及びＢに示す実施例の場合、リードフレー
ム（２）に貼付ける紙テープ（３）の下側端部に所定間
隔をおいて複数の凸部（力を形成し、リード（５）を取
付用孔部（６）へ挿入した際、凸部（力がマザー基板（
４）に接着することによシ、半田デイツブ時のＨＩＣ基
板（１）の浮き上シを防止することができるようにした
ものである。
ム（２）に貼付ける紙テープ（３）の下側端部に所定間
隔をおいて複数の凸部（力を形成し、リード（５）を取
付用孔部（６）へ挿入した際、凸部（力がマザー基板（
４）に接着することによシ、半田デイツブ時のＨＩＣ基
板（１）の浮き上シを防止することができるようにした
ものである。
本発明によれば、ハイブリッドＩＣ基板に取付けられた
リードフレームの側面に接着剤又は粘着剤付きのテープ
を貼付けた後、マザー基板への実装を行うため、リード
間の間隔を正確に保つことができてマザー基板の取付用
孔部への挿入が容易になる。また、半田デイツプ時にお
いてもリードが必要以上に取付用孔部に沈み込むのを防
ぐことができ、ハイブリッドＩＣ基板とマザー基板との
所定間隔を保つことが可能になる。
リードフレームの側面に接着剤又は粘着剤付きのテープ
を貼付けた後、マザー基板への実装を行うため、リード
間の間隔を正確に保つことができてマザー基板の取付用
孔部への挿入が容易になる。また、半田デイツプ時にお
いてもリードが必要以上に取付用孔部に沈み込むのを防
ぐことができ、ハイブリッドＩＣ基板とマザー基板との
所定間隔を保つことが可能になる。
第１図は実施例の斜視図、第２図は実施例の正面図、第
３図Ａ及びＢは他の実施例の斜視図及び側面図、第４図
は他の実施例の正面図、第５図Ａ及びＢは他の実施例の
平面図及び側面図、第６図は従来例の斜視図である。 （１）はＨＩＣ基板、（２）はリードフレーム、（３）
は紙テープ、（４）はマザー基板、（５）はリード、（
６）は取付用孔部である。
３図Ａ及びＢは他の実施例の斜視図及び側面図、第４図
は他の実施例の正面図、第５図Ａ及びＢは他の実施例の
平面図及び側面図、第６図は従来例の斜視図である。 （１）はＨＩＣ基板、（２）はリードフレーム、（３）
は紙テープ、（４）はマザー基板、（５）はリード、（
６）は取付用孔部である。
Claims (1)
- 【特許請求の範囲】 リードフレーム付きハイブリッドＩＣ基板をマザー基
板に取付ける工程を有する混成集積回路の実装方法にお
いて、 前記工程で前記リードフレームの側面に接着剤又は粘着
剤付きのテープを貼付けた状態でリードの端部をマザー
基板の取付用孔部へ挿入し、半田付けすることを特徴と
する混成集積回路装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62016695A JP2513203B2 (ja) | 1987-01-27 | 1987-01-27 | 混成集積回路の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62016695A JP2513203B2 (ja) | 1987-01-27 | 1987-01-27 | 混成集積回路の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63184392A true JPS63184392A (ja) | 1988-07-29 |
| JP2513203B2 JP2513203B2 (ja) | 1996-07-03 |
Family
ID=11923429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62016695A Expired - Fee Related JP2513203B2 (ja) | 1987-01-27 | 1987-01-27 | 混成集積回路の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2513203B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61174753U (ja) * | 1985-04-19 | 1986-10-30 |
-
1987
- 1987-01-27 JP JP62016695A patent/JP2513203B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61174753U (ja) * | 1985-04-19 | 1986-10-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2513203B2 (ja) | 1996-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873397A (en) | Electronic circuit element | |
| JPS63184392A (ja) | 混成集積回路の実装方法 | |
| JPS6242596A (ja) | フレキシブルプリント基板 | |
| JPH02151095A (ja) | 基板に対するｉｃの実装方法およびｉｃ実装基板 | |
| JP2542125Y2 (ja) | 分割回路基板 | |
| JPS61287563A (ja) | テ−ピング部品のリ−ド | |
| JPS59186388A (ja) | プリント基板の接続方法 | |
| JPS5877290A (ja) | チツプ部品固定方法 | |
| JPS63237496A (ja) | リ−ド部品の実装方法 | |
| JPH0750378A (ja) | 混成集積回路基板のリード形成方法 | |
| JPS587655Y2 (ja) | 部品取付穴の構造 | |
| JPH02180090A (ja) | 電子部品のプリント基板上への仮止め方法 | |
| JPS60249393A (ja) | 電子部品固定テ−プ用台紙 | |
| JPS5860599A (ja) | 電子部品集合体 | |
| JPS6163085A (ja) | フラツトパツケ−ジ実装基板 | |
| JPH04120246U (ja) | 電子部品用リード形状 | |
| JPS5985668U (ja) | 半田付着防止治具 | |
| JPS60154697A (ja) | 電子部品実装方法 | |
| JPS63166965U (ja) | ||
| JPS5886799A (ja) | 電子部品連 | |
| JPS5934648A (ja) | 半導体装置 | |
| JPH04142262A (ja) | 半導体装置のテーピング構造 | |
| JPS60130885A (ja) | 電子部品実装方法 | |
| JPH04117457U (ja) | ハイブリツドｉｃリード脚構造 | |
| JPS59194401A (ja) | 電気部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |