JPS63182847A - 半導体装置用キヤパシタの製造方法 - Google Patents

半導体装置用キヤパシタの製造方法

Info

Publication number
JPS63182847A
JPS63182847A JP1420087A JP1420087A JPS63182847A JP S63182847 A JPS63182847 A JP S63182847A JP 1420087 A JP1420087 A JP 1420087A JP 1420087 A JP1420087 A JP 1420087A JP S63182847 A JPS63182847 A JP S63182847A
Authority
JP
Japan
Prior art keywords
silicon dioxide
thermal oxidation
capacitor
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1420087A
Other languages
English (en)
Inventor
Ushimatsu Moriyama
森山 丑松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1420087A priority Critical patent/JPS63182847A/ja
Publication of JPS63182847A publication Critical patent/JPS63182847A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (a業上の利用分野〕 本発明は半導体装置の製造方法に関するものであり、特
に、DRAMなどのストレージキャパシタの製造方法に
関する。
(従来の技術) MOS  DRAMなどの半導体メモリは高渠積化に伴
ない、セルの微小比が進んでいる。セルの微小化により
必然的にストレージキャパシタの容lが減少してくる。
一方、α粒子によるソフトエラーに対処し、読出し信号
2大きくするtめにはストレ−ジキャパシタの容量には
、ある獣を確保しなければならない、セル微小化に対し
、一定直の容≧を確保するため、高誘電体の探索や溝形
成による面積増太夫が進められている。
大容よメモリに対しては、高誘電体が望ましいが、現在
、耐圧、漏洩成流、誘電率の三点を同時に満足するもの
が見出されていない。
高/a1率r有し、かつ漏洩電流が小さく、耐圧の大き
い材料として、Ta、Os (誘di&=25−27 
 )、NbtO*  (#=40−45 )、Hf0t
  C&=20−25)、Tie、(#=110−40
)などがある、これらの誘電体膜はTa、Nb、Hf、
Ti等を真空蒸着あるいはスパッタリングにより形成し
たのち、熱酸化、プラズマ酸化、アノード酸化等を行い
、#l化模に変化するが、酸比物をスパッタリングある
いはCVD去により、直接基板とに形成するかの手法に
よりている。後者の方法で比学徽論組成の酸化物r得る
のは困雌であり、その後、熱酸化処理等により、完全f
t kはかっている。
しかし、いずれの方法にしても、半募体製造上不可避の
900〜1000℃の高温を経過すると1洩電流の著し
い増大を招く。このtめ1日グロしうる電界@度の低下
をもtらし、実質的な蓄積電荷駄は大きくならなかった
(発明が解決しようとする問題点〕 この発明は上記問題点tS消し、大容lストレージ中ヤ
バシタを提供すること倉口的とする。
〔発明の構成〕
(間堰点を解決するtめの手段および1用〕この発明の
方法は、酸rヒ処理により、高誘電体となる金属と二酸
化シリコンを同時蒸着しtのち比較的低1@で%酸化処
理により、上記金(1を略酸化し、金喝酸化物と二酸化
シリコンの混合をの高誘電体を形成させる。
このあと、さらに高温で熱処理すると単独の金属酸化物
は結晶化3よび熱的影響により、微小なりラックが多数
発生するが、上記混合型とすることにより、二酸化シリ
コンが微小クラツクを埋め。
電気的を浮性の劣化と抑えることが判明した。
また、はじめの帳酸化処@温度?次の高温処理時の@度
まで高めると、シリナイド比反応が起こり、金属酸化物
、二酸化シリコン、シリサイドの共存系となり、漏洩t
iが低下はさけられない。
しかるに本発明のように二段階法を採用すると。
シリサイド比反応の進行が極端に抑えられるtめ。
金嘱酸化物、二鍍比シリコンの混合系が深持され。
漏洩電流が増大r招くことがないことがわかった。
(実施例) 以下は本発明の実施列について詳細に説明する・実施例
−1 ストレージギャパシタを形成すべきSt基板上にTaと
Sin、茫同時に蒸着し先、しかるのち。
500℃、乾燥!!!L中で30分熱酸化処理を行い金
:@ T a f T awesに変Cヒしt、このあ
と、窒素雰囲気中で950℃で1時間熱処理r行−)f
t、対極にはAI′胤凰を用いtキャパシタの1洩電流
特性を第1図に示す。
曲線1 : T aのみをM着しtのち、上記格酸化東
件で熱酸化したもの 曲線1’: N、中で950℃、IH,熱処理を行り九
もの 曲fi2:TaとStの原子比が100/2となるよう
に同時蒸着しtもので、熱酸化仮、馬 中で高!熱処@を行−)tもの 曲線3:Taとdiの原子比が100/10となるよう
に同時蒸着しtもので高@熱処理茫行 りた。
これよV、漏洩電流の著しい向上が達成された。
実施列−2 Ta、81の原子比10015となるように′raと8
10電を同時蒸着しtのち、950″C,20分乾燥、
フ素中で熱処理し之ものの1洩電41(1定しt、その
結果を嘉1図に示した(同図の曲縁4)漏洩電流の増大
がみられt。
実陶例−3 ′fl施例−1に8いて、sio、の存在割合に対する
、漏洩電流、誘電率について噴射しt、禰洩鑞流と81
/’ra原子比の関係り■図に示しt、熱C便化条件、
高@格処理条件は実施gA−1と同じである。これよQ
、8i/Taの原子組成比が1チ以下になると、急激に
効果が失われることがわかりt、Sム添7111置の増
大は漏洩電流の改善にを与するが、10チ以上になると
、その効果は飽和し。
さらに誘電率が著しくSt□、の3.9IC近づくこと
が明らかになりt、ζ1より、 S l / ’L a
原子組成比は1〜10嘩が最も1ましいことになる。
実施例−4 Taと81.とt交互に形成したのち、実施例−1と同
じ条件で略酸化、格処理r行−)ft、このときも、S
i/Ta原子組成比が1〜10チで漏洩電流、誘電率の
点から好ましい効果が得られた。
実施例−5 Taα他に、Ti、Nb、Hf、Zn、Anおよび希土
類元素についても検討しt。
その結果、漏洩電流の向上がみとめられt。
誘電率、@洩電流の両者から、Siの存在比は1〜10
%原子比が好ましいことが明らかとなり之。
〔発明の効果〕
高温に耐える高誘′d1本膜が可能となりtので、単位
面積当ジの蓄積電荷吐は高誘d本模の従来例の約2〜5
倍に高められることになった。
【図面の簡単な説明】
第1図Sよび窮2図は本発明の実施列で得られた特・生
忙示す図である。 代理人 弁理士  則 近 憲 右 同        竹  花  喜久男”/ra原了組
成色 第  2 図

Claims (3)

    【特許請求の範囲】
  1. (1)熱酸化処理により高誘電体となる金属と二酸化シ
    リコンを基板上に同時形成したのち、熱酸化処理により
    金属酸化物と二酸化シリコンの混合型誘電体膜を形成し
    、この誘電体膜を前記熱酸化処理より高温で酸化雰囲気
    中又は非酸化雰囲気中で、熱処理を行うことを特徴とす
    る半導体装置用キャパシタの製造方法。
  2. (2)金属酸化物として、Ta、Al、Hf、Nb、T
    i、Zrおよび希土類元素の少なくとも1種を選択し使
    用することを特徴とする特許請求の範囲第1項記載の半
    導体装置用キャパシタの製造方法。
  3. (3)シリコンと金属原子の組成比が1〜10%である
    ことを特徴とする特許請求の範囲第1項記載の半導体装
    置用キャパシタの製造方法。
JP1420087A 1987-01-26 1987-01-26 半導体装置用キヤパシタの製造方法 Pending JPS63182847A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1420087A JPS63182847A (ja) 1987-01-26 1987-01-26 半導体装置用キヤパシタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1420087A JPS63182847A (ja) 1987-01-26 1987-01-26 半導体装置用キヤパシタの製造方法

Publications (1)

Publication Number Publication Date
JPS63182847A true JPS63182847A (ja) 1988-07-28

Family

ID=11854472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1420087A Pending JPS63182847A (ja) 1987-01-26 1987-01-26 半導体装置用キヤパシタの製造方法

Country Status (1)

Country Link
JP (1) JPS63182847A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086484A1 (ja) * 2003-03-24 2004-10-07 Fujitsu Limited 半導体装置及びその製造方法
KR100793471B1 (ko) * 2005-04-14 2008-01-14 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086484A1 (ja) * 2003-03-24 2004-10-07 Fujitsu Limited 半導体装置及びその製造方法
US7514316B2 (en) 2003-03-24 2009-04-07 Fujitsu Microelectronics Limited Semiconductor device and method of manufacturing the same
KR100793471B1 (ko) * 2005-04-14 2008-01-14 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US4464701A (en) Process for making high dielectric constant nitride based materials and devices using the same
US4432035A (en) Method of making high dielectric constant insulators and capacitors using same
Lin et al. Ta~ 2O~ 5 thin films with exceptionally high dielectric constant
US6075691A (en) Thin film capacitors and process for making them
KR940008370B1 (ko) 반도체 장치
US5853500A (en) Method for fabricating thin films of barium strontium titanate without exposure to oxygen at high temperatures
JPH11168027A (ja) キャパシタ用誘電体膜
US6461931B1 (en) Thin dielectric films for DRAM storage capacitors
JPS60153158A (ja) キャパシタ誘電体膜の製造方法
JPS6072261A (ja) 半導体装置
JPH0311635A (ja) 化合物半導体装置の製造方法
JP2703206B2 (ja) 強誘電体キャパシタ及びその製造方法
JPS5861634A (ja) 半導体装置用誘電体層の製造方法
JPS63182847A (ja) 半導体装置用キヤパシタの製造方法
US4405478A (en) Dielectric ceramic materials with insulated boundaries between crystal grains, and process for preparation
JPS6135548A (ja) 半導体装置の製造方法
JP2834344B2 (ja) 半導体装置の絶縁膜の製造方法
US4405479A (en) Dielectric ceramic materials with insulated boundaries between crystal grains, and process for preparation
JPS59188957A (ja) 半導体装置用キヤパシタの製造方法
JPS60173867A (ja) 半導体表面に絶縁層を形成する方法
JPH0230186B2 (ja)
JPS58112360A (ja) 半導体装置用キヤパシタおよびその製造方法
JPS5984570A (ja) 半導体装置用キヤパシタの製造方法
JPS62128167A (ja) キャパシタの製造方法
JP3172665B2 (ja) 誘電体薄膜キャパシタ素子及びその製造方法