JPS63180997A - 高速描画方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は高速描画方法に関する。

〔発明の概要〕

この発明は、高速描画方法において、表示用メモリのブ
ロックと同一サイズのブロックを有するパターン用のメ
モリを設け、このパターン用のメモリから所望のパター
ンのデータを取り出しこの取り出したデータを表示用の
メモリに特別の方法でビットブロック転送することによ
り、極めて高速な描画を実現したものである。

〔従来の技術〕

コンピュータグラフィックスやＣＡＤなどにおいて、図
形などを表示する場合、−Ｃにビットマツプディスプレ
イシステムが採用されているが、このステムにおいては
、ラスクスキャン型のＣＲＴディスプレイと、表示図形
に対応したピントパターンのデータをそのＣＲＴディス
プレイに供給する表示用のメモリ（フレームバッファ）
とが使用される。

そして、このようなシステムにおいて、直線を高速に描
画する方法としてＯＤＡが有名であり、最高速の専用Ｉ
Ｃによれば１２ビット処理時で、２０ｎ秒／画素、すな
わち、５０Ｍ画素／秒の描画処理を実現できる。

文献：「日経エレクトロニクスＪ　１９８６年３月２４
日号 〔発明が解決しようとする問題点〕 ところが、この場合、表示用のメモリ及びその周辺回路
のほとんどがＴＴＬやＣ−ＭＯＳで構成されているのに
対し、その描画用の専用ＩＣはＥＣＬで構成されている
ので、表示用のメモリ及びその周辺回路と専用ｒｃとの
接続を簡単に行うことができない。

この発明は、このような問題点を解決しようとするもの
である。

〔問題点を解決するための手段〕

このため、この発明においては、表示用のメモリのブロ
ックと等して容量のブロックを有するパターン用のメモ
リを設け、このパターン用のメモリから所望のパターン
のデータを取り出して表示用のメモリにビットブロック
転送を行うとともに、この転送時、データのシフトまた
はローティトを行うことにより目的とする描画を行うよ
うにしたものである。

〔作　用〕

描画用の専用ＩＣを使用しないで、高速に描画が行われ
る。

〔実施例〕

第１図において、（５）は表示用のメモリを示し、この
メモ１月５）は、第２図りに示すように、複数のブロッ
ク（５Ｂ）に分割されているとともに、この例において
は、各ブロック（５Ｂ）は８ビツト×４ラインの容量と
されている。なお、（）内はブロックアドレスである。

また、（１）はパターン用のメモリを示し、このメモ１
月１）はＲＯＭにより構成されるとともに、複数個のブ
ロック（ＩＢ）に分割されている。そして、この場合、
ブロック（ＩＢ）はブロック（５Ｂ）と等しい容量、す
なわち、８ビツト×４ラインのビットＡ１〜Ｈ４を有し
、このビットＡｌ−Ｈ４が、ブロック（ＩＢ）ごとに異
なる傾きの直線を表示するビットパターンのデータとさ
れている。

そして、メモリ＋１１のデータが、バレルシフタ（２）
。

（３）及びＡＬＵ　（４１を通じてメモリ（５）にビッ
トブロック転送されてＣＲＴディスプレイ　（図示せず
）に表示される直線のビットパターンがメモ１月５）に
形成される。

すなわち、メモリ（１１の例えばアドレス（Ｘ、　Ｙ）
のブロック（ＩＢ）からのそのデータＡ、〜■４が読み
出され、このデータＡ、−Ｈ４がバレルシフタ（２）に
おいて制御信号島により第２図Ｂに示すようにＸ方向（
右方向）に例えば５ビツト（ＳＸ・５）だけシフトされ
て取り出され、このシフトされたデータＡ１〜Ｈ４がバ
レルシフタ（３）において制御信号Ｓｙにより同図Ｃに
示すように、Ｙ方向（下方向）に例えば１ビツト（Ｓｙ
・工）だけシフトきれ、このシフト出力がＡＬＵ　（４
１を通じてメモ１月５）に書き込まれる。

この場合、同図Ｃ，Ｄに示すように、バレルシフタ（３
）の出力のうち、ビットＡ、〜Ｃ１は、シフタ出力の右
下の領域に位置しているので、メモ１月５）のアドレス
（Ｍ、Ｎ）の右下の領域に書き込まれ、ピッ）Ｄ＋〜Ｈ
３は、シック出力の左下の領域に位置しているので、ア
ドレス（？Ｉ＋１．Ｎ）の左下の領域に書き込まれると
いうように、シフタ出力におけるビット位置がメモ１月
５）のブロック（５Ｂ）におけるビット位置に一致する
ように書き込まれる。すなわち、メモリｉｌｌのデータ
Ａ、〜Ｈ＋　（どのブロック（ＩＢ）のデータでも同じ
）を、メモリ（３）に対して同図りに示すような位置に
転送する場合には、そのデータＡ１〜Ｈ＋と、ブロック
（５Ｂ）とのビット位置のずれ量に対応して５Ｘ＝５，
５ｙ＝１とすることにより、この転送が行われる。

また、メモリ（５）はリード・モディファイ・ライトモ
ードとされ、データＡ、〜Ｈ４のうち１″のビットだけ
がメモ１月５）の対応する位置のピントに書き込まれ、
“０″のビットに対応する位置のビット（メモリ（５）
のビット）は、そのままとされる。さらに、必要ならば
、メモリ（５）のデータがラッチ（６）を通じてＡＬＵ
　（４１に供給され、データＡ、−Ｈ，に対して論理演
算が行われる。

したがって、例えば、アドレス（Ｘ、Ｙ）のブロックの
ビットＡａ、Ｂ４．Ｃ＋、Ｄｒ、Ｅｘ、Ｆｚ、Ｇ＋、Ｈ
＋が“１”とされて傾きが１７２の直線の描画データと
されているとき、このアドレス（Ｘ、Ｙ）のブロックを
第２図Ｂ。

Ｃの処理を通じて同図りのようにビットブロック転送し
、次に、同様にして同図りの破線の領域にもアドレス（
Ｘ、Ｙ）のブロックをピントブロック転送すれば、１／
２の傾きの直線の描画データを、メモ１月５）の２ブロ
ツクにわたってセットできたことになり、ＣＲＴディス
プレイ上には、その傾きが１７２の直線が２ブロツク長
にわたって表示されることになる。

なお、このとき、直線の描画が途中までのときには、Ａ
ＬＵ　（４１においてマスク処理を行えばよい。

したがって、直線を表示する場合、その直線の傾きに基
づいてメモ１月１）のブロック（ＩＢ）を選択し、その
選択したブロック（ＩＢ）からデータ＾１〜Ｈ４を取り
出し、このデータＡ１〜Ｈ４のブロック（５Ｂ）に対す
るビット位置のずれ分Ｓ、、　Ｓ、だけビットＡ、〜Ｈ
４をシフトし、これをメモリ（５）のブロック（５Ｂ）
に書き込むことになる。そして、この処理を繰り返すこ
とにより、任意の傾きの任意の長さの直線を表示、でき
ることになる。

次に、上述の方法により表示された直線について問題点
の可能性を考察する。

まず、メモリ（５）のブロック（５Ｂ）の境界と、画素
が表示される格子点との位置関係は、第３図のような位
置関係とすればよい。ここで、太い実ｉ％ＢＬがブロッ
ク（５Ｂ）の境界、実線と実線との交点ＧＰが格子点、
破線と破線との交点ＳＧが１／２ピツチの補助格子点で
ある。

そして、このような位置関係の場合、画素の値は隣りを
見なくても決定でき、処理が簡単になる。

また、１ブロツク分の直線をつなぎ合わせて長い直線を
表示するのであるから、そのつなぎ目で直線が曲がらな
いこと、段がつかないことなどを考えると、補助格子点
ＳＧは境界ＢＬ上に位置し、直線の始点及び終点を定め
るのに都合がよい。

したがって、上述の位置関係が好ましいことになる。

また、このような位置関係とすることで、直線の始点及
び終点の位置を少ない点に限定できるとともに、メモ１
月１）のブロック（ＩＢ）をこのままのビットパターン
でメモリ（５）の任意のアドレスにピットブロック転送
できるので、始点については３つ〜５つの点に限定でき
る。

第４図はその一例を示すもので、この図においては、ブ
ロック（ＩＢ）を１６ビツト×４ラインとし、かつ、１
／２ピフチの補助格子点ＳＧに、スタートポイント及び
ストップポイントを設定したときの始点及び終点の可能
性のある点を示す。そして、Ｓ。

〜Ｓ、は始点、Ｅ　ｌ−Ｅ　３９は終点であり、直線の
傾きが負の場合には、Ｘ方向またはＹ方向の反転を考え
ればよい。

したがって、パターンの数、つまり、ブロック（ＩＢ）
の数は、 ５Ｘ３９＝１９５パターン ＝　１２４８０ビツト でよく、容易に実現できる。

また、第５図は、メモリ（５）における２つのブロック
（５Ｂ）　、　（ｒＢ）のデータの接続の様子を示し、
ＯはＣＲＴディスプレイ上に描画される画素、実線ＤＬ
は、その画素により表現された直線で、この図では、境
界ＢＬで折れ曲がっている。さらに、実線ＣＬは、ＯＤ
Ａにより計算して描画したときの直線である。

そして、この図によれば、直線ＯＬはＯＤＡによる直線
ＣＬよりも誤差が少ないことがわかる。また、第４図の
始点も、点Ｓ、、Ｓ３．Ｓ、だけで十分なこともわかる
。

さらに、第６回においては、描画すべき画素と実際の画
素とのずれの様子を示すもので、■がこの発明によると
き描画されない画素である。

しかし、この図においても、全体として見ればＯＤＡよ
りも誤差が小さく問題がない。

したがって、この発明によれば、必要とする直線を問題
を生じることなく描画できる。

なお、上述において、メモリ（１）をＲＡＭとし、これ
にあらかじめ必要なパターンデータを書き込んでおいて
もよい。

〔発明の効果〕

この発明によれば、直線を表示する場合、その直線の傾
きに基づいてメモリ（１）のブロック（ＩＢ）を選択し
、その選択したブロック（ＩＢ）からデータＡ１〜Ｈ４
を取り出し、このデータへ、〜Ｈ４のブロック（５Ｂ）
に対するビット位置のずれ分Ｓ、、Ｓ、だけビットＡ　
＋　”　Ｈａをシフトし、これをメモリ（５）のブロッ
ク（５Ｂ）に書き込むだけでよいので、すなわち、メモ
リ（１）における描画パターンの選択、メモ１月１）に
対する描画するアドレスの発生、バレルシフタ（２）。

（３）に対するシフト量の設定及びピントブロック転送
だけであるとともに、そのビットブロック転送は１回（
１サイクル）でよいので、メモリ（５）のリード・モデ
ィファイ・ライトモードのサイクルタイムで制限される
速度まで高速に描画を行うことができる。

また、回路（１）〜（５）は、すべてＴＴＬあるいはＣ
−ＭＯ５とすることができ、これら回路（１）〜（５）
の間、あるいは周辺回路とのインターフェイスが容易で
ある。

【図面の簡単な説明】

第１図はこの発明の一例の系統図、第２図〜第６図はそ
の説明のための図である。 （１）はパターン用メモリ、＋２１．　＋３１はバレル
シフタ、（５）は表示用メモリである。

Claims (1)

1. 【特許請求の範囲】 表示用のメモリのブロックと同一サイズのブロックを複
   数個有するパターン用のメモリを設け、このパターン用
   のメモリの所定のブロックアドレスのブロックから所望
   のパターンのデータを取り出し、 この取り出されたデータをバレルシフタを通じて上記表
   示用のメモリにビットブロック転送するとともに、 このビットブロック転送時、上記バレルシフタにおいて
   これを通るデータをシフトないしローテイトすることに
   より、上記パターンを上記表示用のメモリの複数のブロ
   ックにまたがって転送して目的とする描画を行うように
   した高速描画方法。