JPS63180277A - 固体撮像装置における出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、Ｃ０Ｄ（を萄結合デバイス）等の固体撮像装
置の信号出力部分に設けられる固体撮像装置における出
力回路に関する。

Ｂ０発明の概要 固体撮像装置の信号出力部分に設けられる固体ｔｉ像装
置の出力回路において、増幅回路の少な（とも一方の端
子にＤＣＣレベル一定で利得が略１となるバッファ回路
を接続することにより、低電圧下においても十分に動作
させ、且つ回路設計等の容易な構成とするものである。

Ｃ０従来の技術 一般に、ＣＣＤ等の固体撮像装置の回路構成においては
、所定の増幅機能を有した増幅回路がその出力部に設け
られている。

第８図及び第９図は従来の固体撮像装置における出力回
路をそれぞれ示しており、第８図の例は、インバータ回
路構成の例であり、第９図の例はソースフォロワア回路
構成の例である。ここで、これらの出力回路について各
図を参照しながら簡単に説明する。

先ず、第８図の出力回路は、ＭＯＳ）ランリスタ８１と
ＭＯＳ）ランリスタ８２とで構成されており、入力信号
はＭＯＳトランジスタ８２のゲートに人力して、能動負
荷となるようにゲートとドレインが接続されたＭＯＳト
ランジスタ８１と上記ＭＯ３）ランリスタ８２のドレイ
ンとの接続点から出力信号が取り出されるようなインバ
ータ回路構成となっている。

次に、第９図の出力回路は、ＭＯＳ）ランリスタ９１と
ＭＯＳ）ランリスタ９２とで構成されており、入力信号
は上記ＭＯＳトランジスタ９１のゲートに入力し、その
ＭＯＳ）ランリスタ９１のソースから出力信号が取り出
されるソースフォロワア回路構成となっている。

Ｄ０発明が解決しようとする問題点 しかしながら、上述のようなインバータ回路構成の出力
回路や、ソースフォロワア回路構成の出力回路では、次
のような問題点を有することになる。

まず第１に、従来の出力回路では、ＤＣレベルの変動が
伴うことになる。即ち、入力ＤＣＣレベル出力ＤＣレベ
ルと一致せず、これら出力回路にローパスフィルター（
ＬＰＦ）回路やサンプルホールド（Ｓ／Ｈ）回路等を組
み合わせて行った場合には、このＤＣレベルの変動によ
って、電源電圧を高くする必要が生じ、また、回路設計
も複雑化することになる。

第２に、ソースフォロワア回路構成の出力回路にあって
は、その利得がＯｄＢ以下であり、多段に接続した場合
に利得は更に小さくなる。

第３に、インバータ回路構成の出力回路にあっては、製
造プロセスの条件に左右され、闇値電圧の変動等の問題
があり、闇値電圧が変動した場合には正確な動作を行う
ことが困難となる。

最後に、従来、ＣＯＤ等の固体撮像装置の扱う信号はア
ナログ信号であり、ＭＯＳ）ランリスタを多用したメモ
リ等の半導体装置と比較して高め電源電圧を使用し十分
な動作を確保することが行われていたが、最近の低電圧
化の傾向からＣＣＤ等の固体Ｉ最像装置においてもメモ
リ同様な低い電圧で駆動することが要求されている。こ
のような低電圧化を図った場合には、特にレベル上のマ
ージンが小さくなって、上述の如きＤＣレベルの変動等
によっては正確な動作を行うことが困難となり、また、
その回路設計も容易でない。

そこで、本発明は上述の問題点に鑑み、低電圧下におい
ても十分に動作し且つ回路設計等も容易に行うことがで
き、また、製造上のばらつきにも強い構成の固体撮像装
置における出力回路の提供を目的とする。

Ｅ０問題点を解決するための手段 本発明は、増幅回路と、該増幅回路の入出力側の少なく
とも一方に接続されＤＣレベルが一定で利得が略ｌとな
るバッファ回路とを有してなる固体撮像装置における出
力回路により上述の問題点を解決する。

ここで、上記増幅回路は、インバータ回路やソースフォ
ロワア回路を用いることができる。また、上述のような
バッファ回路としては、オペアンプとインバータ若しく
はソースフォロワアを組み合わせ、そのインバータ（ソ
ースフォロワア）の出力がオペアンプに帰還（負帰還）
される回路構成の所謂バートン回路を用いることができ
る。

Ｆ０作用 ＤＣ，レベルが一定で利得が略１となるバッファ回路を
増幅回路と接続して行くことで、出力回路の各部におけ
るレベルの上下変動を抑えることができ、単一のＤＣレ
ベルを基準にして容易に回路設計を行うことが可能とな
って、特に低電圧化を図った場合や出力回路の一部にサ
ンプルホールド回路やローパスフィルター回路等を組み
込んだ場合に有効である。

Ｇ、実施例 本発明の好適な実施例を図面を参照しながら説明する。

第１の実施例 本発明の第１の実施例は、第１図及び第３図に示すよう
に、増幅回路としてソースフオロワア構成の回路を有し
、ＤＣレベルが一定で利得が略１となるバッファ回路と
してバートン回路構成の回路を接続してなるものである
。

まず、その基本的構成について、第１図に基づき説明す
ると、例えばＣＣＤの７０−ティングゲートから出力さ
れる出力信号が入力するソースフォロワア回路１０と、
出力ＤＣレベルを一定にするためのバートン回路２０と
を有しており、ソースフォロワア回路ＩＯの出力部にバ
ートン回路２０の入力部が接続され、ＤＣレベルの変動
の抑えた出力が可能な回路構成となっている。

ここで、第２図を参照しながら、上記バートン回路２０
について説明すると、バートン回路２０は、オペアンプ
２０Ａとソースフォロワア回路２０Ｂとからなり、その
ソースフォロワ１回路２０Ｂの出力が上記オペアンプ２
０Ａに負帰還される構成となっている。このバートン回
路２０全体としては、ボルーテージホロワとして機能し
、高い入力インピーダンスを有し、低い出力インピーダ
ンスを有することになる。したがって、当該固体盪像装
置の出力回路のＤＣレベルの変動は抑制され、且つ次段
に各種信号処理回路を設けた場合でも有効に駆動できる
ことになる。

なお、上記ソースフォロワア回路１０やバートン回路２
０のソースフォロワア回路２０Ｂは、それぞれインバー
タ回路としても良く、特にバートン回路２０にインバー
タ回路を用いた場合には、そのインパーク回路は帰還ル
ープ中の回路であることから、プロセス条件によるトラ
ンジスタ特性等の変動があった時でも、その回路動作へ
の影響は小さなものとなる。なお、インバータ回路とし
た場合の帰還ループは正帰還ループとなる。

第３図は、第１の実施例の固体撮像装置における出力回
路の具体的な回路図であり、まず、ソースフォロワア回
路１０を構成するように、電源電圧と接地電圧の間に直
列にＮＭＯＳトランジスタ１１とＮＭＯ３）ランリスタ
１２が配設されている。人力部となるＮＭＯ３）ランリ
スタ１１のゲートは、例えばＣＯＤのフローティングゲ
ートＦＧと接続して入力信号を受けて動作し、そのＮＭ
Ｏ３）ランリスタ１１のソースから出力信号が次段のバ
ートン回路２０のＮＭＯ３）ランリスタ２１のゲートに
供給される。上記ＮＭＯＳトランジスタ１２は負荷とし
て用いられている。

次に、ＤＣレベルが一定で利得が略１となるバッファ回
路であるバートン回路２０は、差動トランジスタ対を構
成するＮＭＯＳトランジスタ２１゜２２とカレントミラ
ーに接続されたＰＭＯ３）ランリスタ２３，２４及び定
電流源としてのＮＭＯＳトランジスタ２５からなる演算
増幅回路と、電源電圧と接地電圧の間に直列に配設され
たＮＭＯＳトランジスタ２６．２７からなるソースフォ
ロワア回路とからなっている。上記ＮＭＯ３Ｉ−ランジ
スタ２２のドレインより取り出された演算増幅回路の出
力信号は、上記ＮＭＯ３）ランリスタ２６のゲートに入
力し、ソースフォロワア回路の出力信号は、マイナス入
力のＮＭＯ３）ランリスタ２２のゲートに入力して負帰
還ループを構成している。そして、当該出力回路の出力
は、上記ソースフォロワア回路のＮＭＯ３）ランリスタ
２６のソースから取り出される構成となっている。

このような回路構成とすることで、本実施例の固体ｆｉ
像装置における出力回路は、出力低インピーダンスとな
り、ＤＣレベルの変動は抑制され、次段に各種信号処理
回路を設けた場合でも有効に駆動できることになる。そ
して、特に固体撮像装置の低電圧化を図った場合でも、
ＤＣレベルを定めて回路設計が可能となり、レベル上の
マージンを大きくとることができ、信号のダイナミック
レンジを大きくすることができる。さらに、プロセス上
の原因による特性のばらつきも吸収される。

なお、バートン回路２０！、ｌｔ／ｊ１Ｎ増幅回路とイ
ンバータ回路の組み合わせによるものでも良い。また、
上記ソースフォロワア回路ｌＯの入力側にＤＣレベルが
一定で利得が略ｌとなるバッファ回路を配置しても良い
。

第２の実施例 本発明の第２の実施例は、第４図及び第５図に示すよう
に、増幅回路としてソースフォロワ１回路の回路を有し
、ＤＣＣレベル一定で利得が略ｌとなるバッファ回路と
してバートン回路構成の回路を接続し、さらに、その出
力側にローパスフィルター回路及びバッファ回路を配設
させたものである。

まず、その基本的構成について、第４図に基づき説明す
ると、例えばＣＣＤのフローティングゲートから出力さ
れる出力信号が入力するソースフォロワア回路１０と、
出力ＤＣレベルを一定にするためのバートン回路２０と
を有しており、このバートン回路２０の出力側にはアク
ティブローパスフィルター回路５０が接続され、さらに
そのアクティブローパスフィルター回路５０の出力側に
はバートン回路６０が接続されている。

このような本実施例の固体撮像装置における出力回路は
、上記アクティブローパスフィルター回路５００Å内側
のみならず出力側にもＤＣレベルが一定で利得が略１と
なるバートン回路２０．６０を配していることから、Ｄ
ＣＣレベル変動を抑え且つ利得を維持することができ、
回路設計を容易なものとすることができる。

第５図は、このような本実施例の一具体例であって、ま
ず、ソースフォロワア回路１０として、電源電圧と接地
電圧の間に直列にＮＭＯＳトランジスタ１１とＮＭＯＳ
トランジスタ１２が配設されている。ＮＭＯＳトランジ
スタ１１のゲートは、例えばＣＣＤのフローティングゲ
ートと接続して人力信号を受けて動作し、そのＮＭＯ５
）ランリスタ１１のソースから出力信号が次段のバート
ン回路２０のＮ　Ｍ　ＯＳ　）ランリスタ２１のゲート
に供給される。上記ＮＭＯＳトランジスタ１２は負荷と
して用いられている。

次に、ＤＣレベルが一定で利得が略１となるバッファ回
路であるバートン回路２０は、差動トランジスタ対を構
成するＮＭＯＳトランジスタ２１゜２２とカレントミラ
ーに接続されたＰＭＯＳトランジスタ２３．２４及び定
電流源としてのＮＭＯＳトランジスタ２５からなる演算
増幅回路と、電源電圧と接地電圧の間に直列に配設され
たＮＭＯＳトランジスタ２６．２７からなるソースフオ
ロワア回路とからなっている。上記ＮＭＯ５ＩＭＯＳト
ランジスタレインより取り出された演算増幅回路の出力
信号は、上記ＮＭＯＳトランジスタ２６のゲートに入力
し、そのＮＭＯ３Ｉ−ランリスタ２６のソースより取り
出されるソースフオロワア回路の出力信号は、マイナス
入力のＮＭＯＳトランジスタ２２のゲートに入力して負
帰還ループを構成している。

そして、このバートン回路２０の出力部である上記ＮＭ
Ｏ３）ランリスタ２６のソースには、アクティブローパ
スフィルター回路５０が接続する。

このアクティブローパスフィルター回路５０は、抵抗と
して機能するＭＯＳ）ランリスタ５１ａに接続され、そ
の他端には正帰還ループにおけるキャパシタ５２ａと第
２の抵抗として機能するＭＯＳトランジスタ５１Ｊ）が
接続し、そのＭＯＳトランジスタ５１ｂの他端には、第
２のキャパシタ５２ｂが接続する。これらＭＯＳ）ラン
リスタ５１ａ、５１ｂ及びキャパシタ５２ａ、５２ｂに
よって当該アクティブローパスフィルター回路５０の時
定数特性を定めることができる。そして、上記ＭＯＳト
ランジスタ５１ｂの他端からは、さらに演算増幅回路が
接続されており、この演算増幅回路は、差動トランジス
タ対を構成するＮＭＯＳトランジスタ５３．５４とカレ
ントミラーに接続されたＰＭＯ３ｌ−ランリスタ５５，
５６及び定電流源としてのＮＭＯ３）ランリスタ５７と
により構成されている。この演算増幅回路の出力は、上
記ＮＭＯ３）ランリスタ５４のドレインより取り出され
てソースフォロワ１回路のＮＭＯＳトランジスタ５８の
ゲートに接続され、負荷であるＮＭＯＳトランジスタ５
９の接続点である当該ＮＭＯＳトランジスタ５８のソー
スから上記演算増幅回路のＮＭＯＳトランジスタ５４の
ゲートに接続する負帰還ループが形成されている。そし
て、その負帰還ループが形成されたＮＭＯ３Ｉ−ランリ
スタ５８のソースから上記キャパシタ５２ａを有した正
帰還ループが接続され、さらに、そこから次段のハード
ン回路６０に接続されるように構成されている。

このようなアクティブローパスフィルター回路５０の次
には、ＤＣレベルが一定で利得が略ｌとなるバッファ回
路であるバートン回路６０が接続している。このバート
ン回路６０は、上記バートン回路２０と同様に、差動ト
ランジスタ対を構成するＮＭＯＳトランジスタ６１．６
２とカレントミラーに接続されたＰＭＯＳトランジスタ
６３゜６４及び定電流源としてのＮＭｏ５トランジスタ
６５からなる演算増幅回路と、電源電圧と接地電圧の間
に直列に配設されたＮＭＯ３）ランジスタロ６．６７か
らなるソースフォロワア回路とからなっている。上記Ｎ
ＭＯＳトランジスタ６２のドレインより取り出された演
算増幅回路の出力信号は、上記ＮＭＯＳトランジスタ６
６のゲートに入力し、そのＮＭＯ３トランジスタ６６の
ソースからは、マイナス入力のＮＭＯ３）ランジスタロ
２のゲートに入力する負帰還ループが設けられている。

そして上記ＮＭＯ３Ｉ−ランジスタロ６のソースからは
、さらに出力信号が取り出され、この出力信号は当該ア
クティブローパスフィルターを有した出力回路の出力信
号として、他の信号処理装置へと伝送されることになる
。

このような構成を有した本実施例の固体撮像装置におけ
る出力回路は、上記アクティブローパスフィルター回路
５０を、ＤＣレベルが一定で利得が略ｌとされるバート
ン回路２０及びバートン回路６０で挟んで存在させてい
る。即ち、バートン回路２０．６０でＤＣレベルの変動
なく該アクティブローパスフィルター回路５０が配され
ることになり、このようにバートン回路を配することで
回路設計上困難なく出力回路自体を多機能化できること
になる。

また、ＤＣレベルを一定に保つことができるため、ＣＣ
Ｄ等の低電圧化の傾向に従って出力回路の電源電圧自体
を低電圧にしたときであっても、レベルのマージンを大
きく確保することができ、ダイナミックレンジを大きく
とって十分な動作をさせるようにすることができる。

また、バートン回路は、帰還系を存しており、仮にこの
帰還系を構成するトランジスタの特性がプロセス条件に
よって変動したとしても、直接に駆動するためのトラン
ジスタではなく帰還系内で動作するものであることから
、製造プロセス条件の変動による悪影響を十分に小さく
することができる。

なお、上述のソースフォロワア構成となるＮＭＯＳトラ
ンジスタ１１．１２．２６．２７．５８゜５９．６６．
６７は、それぞれインバータ構成としても良く、また、
ソースフォロワア回路１０を無い構成とし、バートン回
路２０．アクティブローパスフィルター回ｉＷ５０．バ
ートン回路６０が直列に接続される回路構成としても良
い。

第３の実施例 固体撮像装置における出力回路の第３の実施例は、第６
図及び第７図に示すように、増幅回路としてソースフォ
ロワア構成の回路を有し、ＤＣレベルが一定で利得が略
１となるバッファ回路としてバートン回路構成の回路を
接続し、これにサンプルホールド回路を接続して同様に
ＤＣレベルが一定で利得が略１となるバッファ回路を接
続し、さらに、その出力側にローパスフィルター回路及
びバッフ１回路を配設させたものである。

まず、その基本的構成について、第６図に基づき説明す
ると、例えばＣＯＤのフローティングゲートから出力さ
れる出力信号が入力するソースフォロワア回路１０に出
力ＤＣレベルを一定にするためのバートン回路２０が接
続されている。このバートン回路２０の出力側には一定
時間レベルを保持して動作するサンプルホールド回路３
０が接続され、さらにそのサンプルホールド回路３０の
出力側にはＤＣレベルが一定とされ利得が略１であるバ
ッファ回路としてバートン回路４０が接続されている。

このバートン回路４０の出力側にはアクティブローパス
フィルター回路５０が接続され、さらにそのアクティブ
ローパスフィルター回路５０の出力側にはバートン回路
６０が接続されている。

このような本実施例の固体撮像装置における出力回路は
、上記ソースフォロワア回路１０、上記サンプルホール
ド回路３０及び上記アクティブローパスフィルター回路
５０が、それぞれＤＣレヘルが一定で利得が略１となる
バートン回路２０゜４０．６０でそれぞれ区切られる構
成となっており、このためＤＣレベルの変動を抑え且つ
利得を維持することができ、その回路設計を容易なもの
とすることができる。即ち、上記バートン回路２０．４
０．６０はそれぞれ高入力低出力インピーダンスである
ことから、レベルのマージンを確保し、低電圧化を図っ
た場合であっても十分に動作させることが可能となる。

第７図は、このような固体撮像装置における出力回路の
具体的な一例であって、まず、ソースフォロワア回路１
０として、電源電圧と接地電圧の間に直列にＮＭＯＳト
ランジスタ１１とＮＭＯＳトランジスタ１２が配設され
ている。ＮＭＯＳトランジスタ１１のゲートは、例えば
ＣＯＤのフローティングゲートと接続して入力信号を受
けて動作し、そのＮＭＯ３）ランリスタ１１のソースか
ら出力信号が次段のバートン回路２０のＮＭＯＳトラン
ジスタ２１のゲートに供給される。上記ＮＭＯ３Ｉ−ラ
ンジスタ１２は負荷として用いられている。

次に、ＤＣレベルが一定で利得が略１となるバッファ回
路であるバートン回路２０は、差動トランジスタ対を構
成するＮＭＯＳｌ−ランジスク２１゜２２とカレントミ
ラーに接続されたＰＭＯ３トランジスタ２３．２４及び
定電流源としてのＮＭＯＳトランジスタ２５からなる演
算増幅回路と、電源電圧と接地電圧の間に直列に配設さ
れたＮＭＯＳトランジスタ２６．２７からなるソースフ
ォロワア回路とからなっている。上記ＮＭＯＳトランジ
スタ２２のドレインより取り出された演算増幅回路の出
力信号は、上記ＮＭＯ３）ランリスタ２６のゲートに入
力し、そのＮＭＯＳトランジ、スタ２６のソースより取
り出されるソースフォロワア回路の出力信号は、マイナ
ス人力のＮＭＯＳトランジスタ２２のゲートに人力して
負帰還ループを構成している。

そして、このバートン回路２０の出力部である上記ＮＭ
Ｏ３）ランリスタ２６のソースには、本実施例ではサン
プルホールド回路３０が接続する。

このサンプルホールド回路３０は、サンプリンク信号が
ゲートに伝達されるスイッチングトランジスタ３１と、
サンプルホールドキャパシタ３２とからなっている。こ
のサンプルホールド回路３０の動作は、上記スイッチン
グトランジスタ３１のゲートに供給されるサンプルホー
ルドパルスに応じてスイッチングトランジスタ３１がオ
ン・オフ動作し、その動作によって、信号のあるレベル
が上記サンプルホールドキャパシタ３２に蓄積される。

次に、このようなサンプルホールド回路３０の出力側に
は、上記バートン回路２０と略同−のバートン回路４０
が接続する。このバートン回路４０によって、上記サン
プルホールド回路３０と次のアクティブローパスフィル
ター回路５０との間のＤＣレベルの変動が抑制され、利
得の低下もない、このバートン回路４０は、差動トラン
ジスタ対を構成するＮＭｏ５トランジスタ４１．４２と
カレントミラーに接続されたＰＭＯＳトランジスタ４３
．４４及び定電流源としてのＮＭＯ３）ランリスタ４５
からなる演算増幅回路と、電源電圧と接地電圧の間に直
列に配設されたＮＭＯＳｌ−ランリスタ４６，４７から
なるソースフオロワア回路とからなっている。上記ＮＭ
Ｏ３）ランリスタ４２のドレインより取り出された演算
増幅回路の出力信号は、上記ＮＭＯ５Ｉ−ランジスタ４
６のゲートに入力し、そのＮＭＯＳｌ−ランリスタ４６
のソースより取り出されるソースフオロワア回路の出力
信号は、マイナス入力のＮＭＯ３）ランリスタ４２のゲ
ートに入力して負帰還ループを構成している。

次に、このバートン回路４０の出力側に配置されるアク
ティブローパスフィルター回路５０については、上述の
第２の実施例のものと同様に、上記バートン回路４０の
ＮＭＯＳトランジスタ４６のソースが抵抗として機能す
るＭＯＳトランジスタ５１ａに接続され、その他端には
正帰還ループにおけるキャパシタ５２ａと第２の抵抗と
して機能するＭＯＳ）ランリスタ５１ｂが接続し、その
ＭＯＳ）ランジスク５１ｂの他端には、第２のキャパシ
タ５２ｂが接続する構成となっている。そして、上記Ｍ
Ｏ３）ランリスタ５１ｂの他端からは、さらに演算増幅
回路が接続されており、この演算増幅回路は、差動トラ
ンジスタ対を構成するＮＭＯＳトランジスタ５３．５４
とカレントミラーに接続されたＰＭＯ３）ランリスタ５
５，５６及び定ｔｉ源としてのＮＭＯＳトランジスタ５
７とにより構成されている。この演算増幅回路の出力は
、上記ＮＭＯ３）ランリスタ５４のドレインより取り出
されてソースフォロワア回路のＮＭＯＳトランジスタ５
８のゲートに接続され、負荷であるＮＭＯ３）ランリス
タ５９の接続点である当該Ｎ　Ｍ　ＯＳ　トランジスタ
５８のソースから上記演算増幅回路のＮＭＯ３）ランリ
スタ５４のゲートに接続する負帰還ループが形成されて
いる。そして、その負帰還ループが形成されたＮＭＯ３
Ｉ−ランリスタ５８のソースから上記キャパシタ５２ａ
を有した正帰還ループが接続され、さらに、そこから次
段のバートン回路６０に接続されるように構成されてい
る。

このようなアクティブローパスフィルター回路５０の次
には、ＤＣレベルが一定で利得が略ｌとなるバッファ回
路であるバートン回路６０が接続している。このバート
ン回路６０は、上記バートン回路２０と同様に、差動ト
ランジスタ対を構成するＮＭＯ３）ランジスタロ１，６
２とカレントミラーに接続されたＰＭＯＳトランジスタ
６３゜６４及び定電流源としてのＮＭＯ３）ランジスタ
ロ５からなる演算増幅回路と、電源電圧と接地電圧の間
に直列に配設されたＮＭＯＳトランジスタ６６．６７か
らなるソースフォロワア回路とからなっている。上記Ｎ
Ｍｏ５トランジスタ６２のドレインより取り出された演
算増幅回路の出力信号は、上記ＮＭＯ３）ランジスタロ
６のゲートに入力し、そのＮＭＯ３）ランジスタロ６の
ソースからは、マイナス入力のＮＭＯ３トランジスタ６
２のゲートに入力する負帰還ループが設けられている。

そして上記ＮＭＯ３）ランジスタロ６のソースからは、
さらに出力信号が取り出され、この出力信号は当該アク
ティブローパスフィルターを有した出力回路の出力信号
として、他の信号処理装置へと伝送されることになる。

このような構成を有した本実施例の固体橢像装置におけ
る出力回路は、上記サンプルホールド回路３０と、上記
アクティブローパスフィルター回路５０とは、それぞれ
ＤＣレベルが一定で利得が略１とされるバートン回路２
０，４０．６０により挟まれて配置されている。したが
って、これら各バートン回路２０．４０．６０でＤＣレ
ベルの変動を有効に抑えることができ、上記サンプルホ
ールド回路３０や上記アクティブローパスフィルター回
路５０を回路設計上困難なく配置することが可能となる
。

また、ＣＯＤ等の低電圧化の傾向に従って出力回路の電
源電圧自体を低電圧にしたときであっても、レベルのマ
ージンを大きく確保することができ、グイナミソクレン
ジを大きくとって十分な動作をさせるようにすることが
でき、さらにトランジスタの特性等がプロセス条件によ
って変動したとしても、帰還系においては製造プロセス
条件の変動による悪影響を十分に小さくすることができ
る。また、上記バートン回路２０，４０．６０及びアク
ティブローパスフィルター回路５０の各バートン回路構
成は略同−の構成となり、回路配置作業上やプロセス上
においてその取り扱いに便宜である。

なお、上述のソースフォロワア構成となるＮＭＯＳトラ
ンジスタ１１，１２．２６，２７．４６゜４７．５Ｂ、
５９．６６．６７は、それぞれインバータ構成としても
良く、また、ソースフオロワア回路１０を無い構成とし
ても良い。

また、上述の実施例では、増幅回路にバートン回路をバ
ッファ回路として接続し、さらにアクティブローパスフ
ィルター回路やサンプルホールド回路を加えたものにつ
いて説明したが、これらアクティブローパスフィルター
回路やサンプルホールド回路を加えたものに限定されず
、さらに他の信号処理回路をバートン回路等のＤＣレベ
ルが一定で利得が略ｌとされるバッファ回路で挟むよう
な構成とすることも可能である。

Ｈ０発明の効果 本発明の固体撮像装置における出力回路は、ＤＣレベル
が一定で利得が略１とされるバッファ回路を用い、この
バッファ回路によって、ＤＣレベルの変動を抑制して、
レベルのマージンを大きくし、当該出力回路のダイナミ
ックレンジを大きくすることができる。このため低電圧
化を図ったときでも容易に回路設計することが可能であ
り、多機能化を図った場合に有利である。

また、帰還系におけるトランジスタの特性が変動した場
合であっても、本発明の出力回路ではそのプロセス上の
悪影響を十分に小さくすることができる。

【図面の簡単な説明】

第１図は本発明の固体撮像装置における出力回路の第１
の実施例にかかるブロック図、第２図はその出力回路の
バートン回路の具体的構成を示すブロック図、第３図は
上記第１の実施例にかかる出力回路の回路構成を示す回
路図、第４図は本発明の固体撮像装置における出力回路
の第２の実施例にかかるブロック図、第５図は上記第２
の実施例にかかる出力回路の回路構成を示す回路図、第
６図は本発明の固体撮像装置における出力回路の第３の
実施例にかかるブロック図、第７図は上記第３の実施例
にかかる出力回路の回路構成を示す回路図である。 また、第８図は従来の固体撮像装置における出力回路の
一例を示す回路図、第９図は従来の固体撮像装置におけ
る出力回路の他の一例を示す回路図である。 ｌＯ・・・ソースフォロワア回路 ２０・・・バートン回路 ３０・・・サンプルホールド回路 ４０・・・バートン回路 ５０・・・アクティブローパスフィルター回路６０・・
・バートン回路 第１図 ＝ 第３図 ／を束例　　　　　　従来伊」 第８図　　　第９図

Claims (1)

【特許請求の範囲】
1. 増幅回路と、該増幅回路の入出力側の少なくとも一方に
   接続されＤＣレベルが一定で利得が略１となるバッファ
   回路とを有してなる固体撮像装置における出力回路。