JPS63178360A - 入出力システム構成方式 - Google Patents

入出力システム構成方式

Info

Publication number
JPS63178360A
JPS63178360A JP62010192A JP1019287A JPS63178360A JP S63178360 A JPS63178360 A JP S63178360A JP 62010192 A JP62010192 A JP 62010192A JP 1019287 A JP1019287 A JP 1019287A JP S63178360 A JPS63178360 A JP S63178360A
Authority
JP
Japan
Prior art keywords
input
buffer
data
output
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62010192A
Other languages
English (en)
Inventor
Yoshio Motoyama
本山 美穂
Akira Yamamoto
彰 山本
Hiroyuki Kitajima
北嶋 弘行
Mikito Ogata
幹人 尾形
Toshifumi Nishimura
西村 利文
Takashi Doi
隆 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62010192A priority Critical patent/JPS63178360A/ja
Priority to DE3801547A priority patent/DE3801547A1/de
Publication of JPS63178360A publication Critical patent/JPS63178360A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656Data buffering arrangements

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入出力システム構成方式に関し、特に、複数
の入出力装置、複数の制御装置、およびバッファを備え
、各制御装置が全入出力装置を制御することが可能な入
出力システム構成方式に関する。
〔従来技術〕
従来、入出力システムの構成については、データ転送処
理の効率を高めるため、種々の提案がなされている。
複数の入出力装置と、内部バッファを有する複数の制御
装置とを備えた入出力システムでは、各制御装置は、自
制御装置内のバッファのみ、アクセスすることができ、
全入出力装置は、全制御装置と物理的には接続されてい
るが、実際の制御は、それぞれ、特定の制御装置から受
けいた。従って、上位システムからのアクセスが、ある
特定の制御装置が制御する入出力装置に偏り、その制御
装置がボトルネックとなって、その入出力システムの性
能が劣化する恐れがあった。
このため、例えば、特開昭57−157368号公報に
記載されている方法では、各制御装置の負荷を均衡させ
る負荷均衡制御を行うため、各制御装置の負荷を計測す
る機構を設け、定期的にその負荷をチェックし、ボトル
ネックになっている制御装置があると、その制御装置が
制御する入出力装置の中から、適当な入出力装置を選び
、他の制御装置に制御権を移している。
また、内部にバッファを有する1台の制御装置と、複数
の入出力装置とから構成される入出力システムにおいて
、データ転送路を効率良く使用し、かつ、データの先読
み/まとめ!Fきを最小のバッファサイズで実現する方
法も提案されている。
例えば、特願昭131−153724号に提案されてい
る方法では、データ転送処理に先立ち、一定時間の前処
理を制御装置とはオフラインで行う入出力装置に対し、
制御装置内のバッファと入出力装置との間で、複数ブロ
ックの先読み/まとめ#!きスケジュールを行う場合、
あるスケジュール時点で、ある入出力装置の先読み/ま
とめ書き量と、データ転送開始時刻とを決定するスケジ
ューリング方式において1次のスケジュール時点を、現
スケジュール時点でスケジュールした先読み/まとめ書
きデータ転送処理が終了する時刻より前処理時間分、前
に設定し、次スケジュール時点での先読み/まとめ書き
の続行と切り替えとを、各入出力装置の稼働状況に応じ
て決定している。
〔発明が解決しようとする問題点〕
上記従来技術では、複数の入出力装置と、バッファを内
蔵する複数の制御装置とを備えた入出力システムにおい
て、負荷均衡制御を行う場合、負荷の変動に対する追随
性に問題があった。
また、入出力システムにおけるスケジュール方式では、
複数台の制御装置と、複数台の入出力装置とから構成さ
れる入出力システムについては述べられていない。
本発明の目的は、このような問題点を改善し、複数の入
出力装置と、バッファを内蔵する複数の制御装置とから
構成される入出力システムにおいて、各制御装置の負荷
を自動的に均衡化して、その入出力システムの最大スル
ープットを保証し、バッファと入出力装置との間のデー
タ転送路を有効に利用することが可能な入出力システム
構成方式を提供することにある。
〔問題を解決するための手段〕
上記目的を達成するため、本発明の入出力システム構成
方式は、複数の入出力装置と、バッファを内蔵し、上位
システムに接続された複数の制御装置と、バッファと上
位システムとの間、および、バッファと入出力装置との
間を結び、データを転送する転送回路とを備え、バッフ
ァと入出力装置との関係が固定である入出力システムに
おいて、上記各入出力装置を制御する情報を格納する手
段。
および、上記転送回路と、全てのバッファとを連結する
手段を備え、複数の制御装置は、相互に各バッファをア
クセスし、その制御情報格納手段に格納された情報を共
用して、全ての入出力装置を制御すること番こ特徴があ
る。
また、複数の入出力装置と制御装置、それらの制御装置
間で共有される1台以上のバッファ、および、制御装置
と入出力装置とを結ぶデータ転送路を備え、入出力装置
は、データ転送処理に先立つ一定時間分布の立ち上げ処
理を、制御装置とはオフラインで行い、バッファと入出
力装置との間で、先読み/まとめ書キスケジュールによ
り、1度に複数ブロックのデータを転送する入出力シス
テムにおいて、上記制御装置の全てに対して、1つの先
読み/まとめ書きスケジュール・キューを備え、各制御
装置は、その先読み/まとめ書きスケジュール・キュー
に従い、データ転送路を利用して、先読み/まとめ書き
スケジュールを行い、ある制御装置が、あるスケジュー
ル時点において、その入出力システムの先読み/まとめ
書き量を決定した後、次のスケジュール時点で、その入
出力装置の先読み/まとめ書きを続行するか、あるいは
、池の入出力装置に切り換えるかを、各入出力装置の稼
働状況に応じて決することに特徴がある。
〔作用〕
本発明においては、各制御装置内のバッファと上位シス
テムとの間、および、バッファと入出力装置との間の各
転送回路と、他制溝装置内のバッファとを結ぶデータ転
送路を用いたデータ転送ができるため、上位システムか
ら、ある制御装置に対して、他制溝装置内のバッファを
使用している入出力装置に関するデータ転送要求がある
場合、そのデータ転送路により、データ転送を行う。
このため、各制御装置の負荷が自動的に均衡化される。
また、各制御装置が1つのスケジュール・キーに従って
スケジュールし、ある制御装置が、あるスケジュール時
点で、その入出力装置のスケジュールを行い、次のスケ
ジュール時点で、スイッチ1件を満たせば、池の入出力
装置のスケジュールを行い、満たさなければ、その入出
力装置の先読み/まとめ書きを続行する。
なお、そのスイッチ条件とは、制御装置がn台ある場合
、2つのスケジュール時点の間で、全制御装置のバッフ
ァとチャネルとの間のデータ転送路の空き時間と、他入
力装置のデータ転送時間との合計の1 / n倍が、入
出力装置の立ち上げ処理時間と、再位置付は処理時間と
の合計より大きいという条件である。
〔実施例〕
以下、本発明の一実施例を図面により説明する。
第1図は、本発明の一実施例における入出力システムの
構成図である。
本実施例の入出力システムは、2台の制御装置100、
それらの制御装r1itooの制御情報を格納するメモ
リ120.および、複数台のカートリッジ型磁気テープ
(カートリッジ型MT)130を備え、また、制御装置
100は、チャネル・アダプタ101.チャネル(図示
省略)側、およびカートリッジ型MT130側の転送回
路103,108゜バ、ソファ106.プロセッサ10
7.クロック112、およびタイマ111を備える。さ
らに、それらはデータ転送路102,104,105,
109.110,114,115.および制御1t13
.115により、接続される。
カートリッジ型MTL30は、従来のMTの高速な立ち
上げ、および停止に不可欠であった真空カラムを除去し
、より小型化、軽量化されている。
このため、立ち上げ処理時間が、従来の数ミリ秒から数
十ミリ秒に増大し、その立ち上げ処理を制御装置100
とオフラインで行うつこの方法によれば、あるカートリ
ッジ型MT(以下MTと略す)130のデータ転送地理
中に、別のMT130の立ち上げ処理をオフラインで行
うことにより、異なったMT130間で、連続したデー
タ転送を行うことができる。
また、MT130では、データ転送処理後のテープの停
止、および、行き過ぎたテープの巻き戻し等、いわゆる
再位置付は処理には、立ち上げた処理時間の数倍を要す
る。従って、1回のデータ転送量が少い場合、全てのM
T130が、立ち上げ処理、あるいは再位置付は処理を
行っている確率が高くなり、性能劣化を招く。このため
、制御装置100内にバッファ106を設け、バッファ
106とMT130との間では、1回の立ち上げ処理に
伴い、複数ブロックのデータ転送処理を行う先読み/ま
とめ書き方式を採用する。
チャネル・アダプタ101は、両制御装置100を合わ
せると8個あるが、チャネル側の転送回路103は同時
に1個のデータ転送しか行えないため、本実施例の入出
力システムは、同時に2個の要求しか受は付けることが
できない。
チャネル側の転送回路103は、プロセッサ107の指
示に従い、チャネルとバッファ106との間のデータ転
送を行う。なお、プロセッサ107は、データ転送中は
、この処理に関与しない。
バッファ106は、複数のMT130に共用され、チャ
ネルからのデータ、あるいは、MT130からのデータ
を一時的に格納する。
但し、バッファ106とMT130との関係は固定であ
り、あるMT130が使用するバッファ106は、予め
決まっている。これは、バッファ106とMT130と
の間で、先読み/まとめ書きを行う際、データ転送の制
御を容易にするためである。つまり、複数のバッファ1
06内にあるMT130のデータが散在すると、複数ブ
ロックを、まとめてデータ転送する際、制御が複雑にな
るため、バッファ106とMT130との関係を固定す
る。また、1個のバッファ106内に障害が生じた場合
、全MT130に、その影響が広がることを防ぐためで
もある。
MT+30側の転送回路108も、チャネル側の転送回
路103と同様に、プロセッサ107の指示に従い、バ
ッファ106とMT130との間のデータ転送を行う。
プロセッサ107は、チャネルとバッファ10Gとの間
、および、バッファ106とMT130との間のデータ
転送制御を行い、また、メモリ120内の制御情報をも
とに、先読み/まとめ書きスケジュール等を行う。
タイマ111は、そのスケジュールを行う際に使用され
、プロセッサ107によりセントされる。
なお、プロセッサ107は、クロック112により、そ
の時刻を知る。
本実施例の入出力システムにおいて、チャネルとバッフ
ァ10Gとの間のデータ転送を行う場合、チャネル・ア
ダプタ101.およびチャネル側の転送回路103を通
じて、1ブロツクずつ、行われるっ すなわち、プロセッサ107は、チャネルからデータ転
送要求を受けると、そのMT130が、どちらのバッフ
ァ106を使用しているかを、メモリ120によって調
べ、同じ制御袋@10o内のバッファ106ならば、デ
ータ転送路104を通じて、データ転送を行うように、
チャネル側の転送回路103に指示する。
なお、他方のバッファ106を使用している場合、デー
タ転送路105を通じてデータ転送を行うように指示す
る。
また、チャネル側の転送回路103は、プロセッサ10
7の指示に従い、データ転送を行うが、プロセッサ10
7は、指示のみ行い、実際のデータ転送には関与しない
。さらに、バッファ106は、同時に2つのデータ転送
w1104.および105によってアクセスされること
がある。
本実施例の入出力システムにおいて、バッファ10Gと
MT130との間のデータ転送を行う場合、MT130
側の転送回路108.およびデータ転送路114を通じ
て、先読み/まとめ11きを実行する。
この場合、プロセッサ107は、MT130側の転送回
路108に対して、1ブロツク毎に転送指示を与えるが
、その指示を与えるのみで、データ転送中は関与しない
また、プロセッサ107は、メモリ120内の情報に基
づき、MT130のスケジュールを行うが、スケジュー
ルの対象となるMT130が、相手方のバッファ10G
を使用している場合、データ転送路110を通じて、先
読み/まとめ書きを行う。従って、バッファ106は、
同時に2つのデータ転送路109,110により、アク
セスされることがある。
このように、データ転送路105,110を設けたこと
により、各プロセッサ107が互いに相手方のバッファ
106をアクセスできるため、一方のバッファ10Gを
使用するMT 130に対して、上位システム(図示省
略〕からのアクセスが偏った場合も、特定の転送回路が
ネックになることはない。
例えば、一方の制御装置100内のバッファ106とチ
ャネルとの間で、その制御装置i!ioo内のチャネル
側の転送回路103.およびデータ転送路104を通じ
てデータ転送が行われている時、上位システムから他方
の制御装置100内のプロセッサ107に対して、一方
の制御装置100内のバッファ106を使用するMT1
30に対するデータ転送要求があると、そのプロセッサ
107は、自制御装fl!100内のチャネル側の転送
回路103と、データ転送P8105とを通じて、相手
方のバッファ106との間のデータ転送を行うつこの場
合、データ転送路105が無ければ、プロセッサ107
は、上位システムからのデータ転送要求を受けることが
できず、その制御装置10Q内のチャネル側の転送回路
103は空いていても、この要求は、先のデータ転送が
終了するまで、待機する必要がある。また、データ転送
路110についても、同様である。
このような構成により、2つの制御装置100内のチャ
ネル側の転送回路103.および、MT130側の転送
回路108について、それぞれ、相手方の制御装置10
0内の転送回路との間で、負荷が自動的に均衡化され、
本実施例の入出力システムの最大スループットを保証す
ることができる。
本実施例の入出力システムにおける先読み/まとめ書き
スケジュール方式については、各プロセッサ107は、
全MT130に対して制御権を有し、どのプロセッサ1
07が、どのMT130を制御するかは決まっていない
各プロセッサ107は、それぞれ、巾制御装置100内
のMT130fiの転送回路108.およびデータ転送
路114を通じて、効率良くデータ転送が行えるように
、スケジュールを行う。
具体的には1次に、どのMT130のスケジュールを行
うかを示すスケジュール・キューを1つ設け、各プロセ
ッサ107は、そのスケジュール・キューの先頭から順
にスケジュールを行う、また、スケジュール対象となっ
たMT130は、そのスケジュール・キューから外し、
先読み/まとめ書きが終了すると、スケジュール・キュ
ーの最後尾に付ける。
また、この先読み7京とめ書きスケジュール方式の基本
的な考え方は、バッファ106とMTI30との間のデ
ータ転送路を有効に利用し、各MT130に対する上位
システムからのアクセス量に応じて、先読み7京とめ書
き量を決定するということである。
すなわち、どのMT130をスケジュール対象とするか
は、スケジュール・キューに従い、その場合の先読み/
まとめ書き量は、原則的には、そのMT130の前回の
先読み/まとめ書き処理の最終スケジュール時点以降、
他のMT130のスケジュールに切り換わってから、今
回のスケジュールまでに、チャネルとバッファ10Gと
の間で行われたデータ転送量、つまりデータ移動量21
4(第2図参照)と、そのMT130をスケジュールし
た時、つまり、そのMT130の立ち上げ処理時点で、
転送されていたデータ量を示すスケジュール時データ移
動量215(第2図参照)との差である。従って、その
差がOであれば、そのMT130が前回スケジュール時
点から今回スケジュール時までは、チャネルとバッファ
106との間に、そのMT130に関するデータ転送が
無かったことを示す。
なお、リード要求のMT130の場合は、前回、先読み
したデータが、まだ、バッファ10G内に残っているか
否か等の状況も考慮する。
また、次のスケジュール時刻については、今回決定した
先読み/′!!:とめ書きが終了する時点よりも、立ち
上げ処理時間分、前に設定する。つまり、現時刻に、今
回決定した先読み/まとめ書き時間を加えた時刻を、次
のスケジュール時刻とする。
この次スケジュール時刻において、そのMTI30の先
読み/まとめ書きを続けるか、あるいは、rlT130
に切り換えるかは、スイッチ条件が成立するか否かによ
り決定する。
このスイッチ条件は、2(t−tよ)−v□/II M
 ’r≧2(S+R)という式(1−)で表わされ、2
台の制御装置IQQを有する場合のスイッチ条件である
但し、tは現在時刻、tよは今回スケジュール対電のL
(T I 30(MTi )の前回スイッチ条件成立時
刻、V□はMT工のt□からtiでの間のデータ移動量
、I+4.(・1・はMTのデータ転送速度、Sは立ち
上げ処理時間、Rは再位置付は時間を、それぞれ示す。
また、t、は、スイッチ条件が成立した時刻218から
得られ、V工はデータ移動量214により、得ることが
できる。
従って、スイッチ実作が成立すると1次回スケシ−ルさ
れるのは、現スケジュール時点でスケジュールされたM
T130とは別のMT130である。また、(1)式で
は、MT工が先読み/まとめ書き終了後、少くとも、再
位置付は処理、および、次のデー、り転送のための立ち
上げ処理を行っている間、データ転送路114を、他の
MT130のデータ転送等により、有効に利用できるこ
とを保証している。
第2図は、本発明の一実施例における制御管理テープ、
ル、およびMT管理テーブルの説明図である。
このような基本的考え方に基づいて、先読み/まとめ書
きスケジュールを行うため、必要な制御情報については
、第2図のように、メモリ120内の制御装置管理テー
ブル200.およびMT管理テーブル210に格納され
る。
制御装置i!!管理テーブル200は、2個のプロセッ
サ107が共用するスケジュール・キューの先頭のMT
インデクスを示すスケジュール・キュー先須ポインタ2
01.スケジュール・キューの最後のMTインデクスを
示すスケジュール・キュー後尾ポインタ202.全MT
 130におけるチャネルとバッファ106との間のデ
ータ転送量を積算した全データ移動!203.および、
先読み/まとめMきフラグ204から構成される。
全データ移動!203は、各プロセッサ107が、チャ
ネルとバッファ106との間のデータ転送を指示し、そ
の転送終了報告を受は取る度に、転送したブロックのブ
ロックサイズを積算して得る。
また、先読み/まとめ書きフラグ204は、各プロセッ
サ107毎に用意し、スケジュール時、スケジュールす
べ@MT 130が無かった場合、OFFとする。
MT管理テーブル210は、各MT130毎に1個ずつ
設け、MTインデクス(MT  jD)211、制御装
置インデクス(制御装置ID)212゜ステータス21
3.データ移動量2】4.スケジュール時データ移動量
215.先読み/まとめ書き[21G、スイッチ条件成
立時全データt217゜スイッチ条件成立時刻218.
スイッチ・フラグ219、スケジュール・キュー前ポイ
ンタ220゜スケジュール・キュー後ポインタ221.
バッファ内データ1222.およびウェイト・フラグ2
23を備える。
MT  ID211は、そのMT管理テーブル210が
、どのMT130に関する情報であるかを示し、制御装
置qID212は、そのMT130が、どちらの制御装
置i!1loo内のバッファ10Gを使用しているかを
示す。
ステータス213は、そのMT L 30が立ち上げ処
理中であるか、データ転送中であるか、再位置付は処理
中であるか、あるいは、動作可能状態であるかを示す。
なお、動作可能状態とは、プロセッサ107から立ち上
げ指示等があると、直ちに、その動作に入ることができ
る状態である。
データ移動量214には、そのMT130に関して、チ
ャネルとバッファ106との間で、データ転送が行われ
る度に、データ転送量を積算する。
なお、この値は、次スケジュール時刻において、そのM
T130の先読み/まとめ書きを続行するか否かを決定
するためのスイッチ条件が成立した時、クリアする。従
って、データ移動gk2 L 4は、そのMT130に
関して、前回のスイッチ条件が成立してからのチャネル
、およびバッファ106間のデータ移動量を示す。
スケジュール時データ移動i215は、そのMTl 3
0をスケジュールした時、データ移動量214を退避す
る領域である。
この退避の際、基本的には、データ移動1214とスケ
ジュール時データ移動量215との差を。
先読み/まとめ書き量として、先読み/まとめ書き量2
1Gにセットする。但し、バッファ10GとMT130
との間で、1ブロツクをデータ転送する毎に、転送した
データ量を、その値から除くため、先読み/′:l:と
め書き量216には、残りの先読み/まとめ書き量がセ
ットされることになる。
スイッチ条件成立時全データ量217には、スイッチ条
件が成立した時、全データ移動量203を退避し、スイ
ッチ条件成立時刻218には、その時刻をクロック11
2から読み取り、退避する。
スイッチ・フラグ219は、スイッチ条件が成立した時
、ONとし、次のスケジュール時点で017[’とする
また、スイッチ条件が成立した時、データ移動1214
.およびスケジュール時データ移動量215をクリアす
る。
スケジュール・キュー前ポインタ220は、スゲジュー
ル・キューにおいて、そのMT130より先にスケジュ
ールすべQMT’130のMT  ID211を示し、
スケジュール・キュー後ポインタ221についても同様
に、そのMT130の次にスケジュールすべきMT13
0のMT  ID211を示す。
バッファ内データ量222は、バッファ106内に、そ
のMT130に関するデータが、どれだけ有るかを示し
、ウェイト・フラグ223は、チャネルからのデータ転
送要求が、リード要求ならば、そのリード要求に該当す
るデータが無い場合、ONとし、ライ1−要求ならば、
バッファ10Gが満杯の場合、ONとする。
第3図〜第8図は、本発明の一実施例におけるプロセッ
サの動作フローチャートである。
第1図〜第3図のように、本実施例の入出力システムに
おいて、プロセッサ107は、チャネルからデータ転送
要求を受は取った場合(301)。
チャネル側の転送回路103からデータ転送完了通知を
受は取った場合(303)、MT130個の転送回路1
08からデータ転送完了通知を受は取った場合(305
)、MT130から完了通知を受は取った場合(307
)、タイマ111から割り込みがあった場合(309)
、および、先読み/まとめ書きフラグ204が0171
?である場合(311)し;動作する。
まず、チャネルからデータ転送要求を受けると(301
)、第4図のように、リード要求か否かを調べる(40
1L リード要求ならば(401)、さらに、バッファ内デー
タ量222が、0か否かを調べる(402)。
バッファ内データが0ならば(402)、ウェイト・フ
ラグ223をONにする。
バッファ内データが0でなければ(402)、チャネル
側の転送回路103に、データ転送指示を与える(40
5)。この場合、そのMT130が、どちらのバッファ
106を使用しているかを調べ、その結果に応じて、デ
ータ転送路104を用いるか、あるいは、データ転送路
105を用いるかを示す。
また、ライト要求ならば(401)、さらに、バッファ
10Gが満杯か否かを調べる(403)。
バッファ106が満杯ならば(403)、ウェイト・フ
ラグ223をONとしく404)、満杯でなければ(4
03)、チャネル側の転送回路103にデータ転送指示
を与える(405)。
第3図のように、チャネルからのデータ転送要求が無け
れば(301)、次に、チャネル側の転送回路103よ
り、データ転送完了通知があるか否かを確認する(30
3)。
チャネル側の転送回路103からのデータ転送完了通知
があれば(303)、MT管理テーブル210のデータ
移動量214.バッファ内データ量222、および、制
御装置管理テーブル200の全データ移動量203を更
新する(304)。
チャネル側の転送回路103からのデータ転送完了通知
が無ければ(303)、次に、MTL30側の転送口!
’6108からデータ転送完了通知があるか盃かを確認
する(305)。
MT130側の転送回路108からデータ転送完了通知
を受は取ると(305)、第5図のように、先読み/ま
とめ書ei216.およびバッファ内データ1222を
更新して(501)、次に、先読み/まとめ書き量21
Gが0か否かを調べる(502)。
0でなければ(502)、次データを転送するように、
M T 130 (l]、ffの転送回路108に指示
する(503)。
Qならば(502)、先読み/まとめ書きが終了したど
判所し、スケジュール・キューの最後尾に登録するため
、スケジュール・キュー後尾ポインタ202等を更新す
る(504)。次に、制御線115を通じて、そのMT
130に対し、停止。
および再位置付は要求を発行する(505)。
さらに、そのMTL30のMTf理テーブル210のウ
ェイト・フラグ223がONか否かを調べる(506)
つ ONならば(506)、チャネル側の転送回路103に
転送指示を与え(507)、OFFならばr506)、
処理を終了する。
第3図のように、MT130(111の転送向路108
からデータ転送完了通知が無ければ(305)、次に、
MT130から完了通知があるか否かを確認する(30
7)。
MT130から完了通知を受は取ると(307)。
第6図のように、まず、その通知の内容を屏析する(6
01)。
その内容が立ち上げ完了通知であれば(601)。
ステータス213をデータ転送状態としく6Q2)。
MTL311の転送回路108にデータ転送指示を与え
る(603)。
また、その内容が再位置付は完了通知であれば(601
)、ステータス213を動作可能状態とする(604)
第3図のように、MT130から完了通知が無い場合(
3,07)、次に、タイマ111から割り込みがあるか
否かを確認する(309)。なお、タイマ111からの
割り込みは、スケジュール時刻になったことを示し、そ
の時点で、先読み/まとめ書きを行っているMT130
の処理を続行するか。
あるいは、打ち切るかを決定する必要がある。
タイマ111からの割り込みがあると(309)、第7
図のように、スイッチ・フラグ219がONか否かを調
べろ(701)。
ONならば(701)、前回スケジュール時点で、スイ
ッチ条件が成立していることを示すため、今回のスケジ
ュールでは、池のMT130のスケジュールを行うこと
ができる。従って、スイッチ・フラグ219をorrと
り、て(702)、第8図に示す処理に入る。
スイッチ・フラグ219がOFFならば(701)、次
に、データ移動量214とスケジュール時データ移動量
215との差が0か否かを調べる(703)。
0ならば(703)、前回スケジュールを行ってから今
回のスケジュールまでに、チャネルとバッファ106と
の間で、そのMT130に関するデータ転送が無かった
ことを示すため、先読み/*とめ啓きを続行することが
できない。従って、この場合、他のMT130のスケジ
ュールに切り替えるため、スイッチ条件成立時刻218
に現時刻を退避し、データ移動量214.およびスケジ
ュール時データ移動量215をクリアし、また、スイッ
チ柔性成立時全データ量217に全データ移動、t20
3を退避して(704)、第8図に示す処理を行う。
また、データ移動量214とスケジュール時データ移動
量215との差が0でない場合(703)、その差を、
先読み/S:とめ書!!量216に追加して(705)
、次に、スイッチ条件が成立しているか百かを調べる(
706)。
スイッチ条件が成立していれば(70G)、スイッチ・
フラグ219をONにして(707)、スイッチ条件成
立時刻218等を更新しく708)、さらに、次スケジ
ュール時刻を計算して、タイマ111にセットする(7
09)。
なお、スイッチ負性が成立していない場合も(706)
、次スケジュール時刻を計算して、タイマ111にセッ
トする。
第3図において、先読み/まとめ書きフラグ204がO
F’Fの場合(311)、および、タイマ111からの
割り込みを受け(309)、第7図において、他のMT
130のスケジュールを行う場合(710)は、第8図
のように、まず、スケジュール・キュー先頭ポインタ2
01が示すMT13Qを探しく801)、次に、そのM
T130のステータス213が動作可能状態であり、か
つ、データ移動量214が0でないという条件を満たす
か否かを調べる(802)。
それらの条件が満たされない場合(802)は、そのM
T130をスケジュール対象にすることができないため
、次のMT l 30を求めて、スケジュール・キュー
後ポインタ221がOか否かを調べる(803)。
0でなければ(803)、その値が示すMTl、30を
探しく804)、再び、スケジュール可能なMT130
か否かを調べる(802)。
スケジュール・キュー後ポインタ221がOならば(8
03)、そのMT130が最後のMTであり、スケジュ
ールできるMT130は残っていないことを示すため、
先読み/まとめ書きフラグ204を01”Fにして(8
05)、°処理を終了する。
また、そのMT130のステータス213が動作可能状
態であり、かつ、データ移動量214が0でないさいう
条件を満たすか否かを調べた結果、それらの条件が完全
に満たされた場合(802)、先読み/まとめ書き量2
1Gをセントし、先読み/まとめ書きフラグ204をO
Nにする(806)。
次に、スイッチ条件が成立しているか否かを調べる(8
07)。
スイッチ条件が成していれば(807)、スイッチ・フ
ラグ219をONとしく808)、スイッチ負性成立時
刻218等を更新する(809)。
さらに、スケジュール・キューから、そのMT130を
外し、制御線115を通じて、そのMT130に立ち上
げ指示を出し、ステータス213を立ち上げ処理にして
(810)、次スケジュール時刻を算出し、タイマ11
1にセットして(811)、処理を終了する。
なお、本実施例では、入出力装置として、カートリッジ
型MTを使用しているが、構成方式については、制御装
置内にバッファを設け、バッファと入出力装置との関係
を固定するような入出力システムに対して、広く適用す
ることが可能である。
また、本実施例では、メモリを1個としているが、信頼
性を増すために多重化することもできる。
この場合も、何らかの情報を更新するときは、複数メモ
リについて同時に更新する必要が生じる以外、本実施例
と同様の動作を行うことができる。
さらに、スケジュール方式については、データ転送処理
に先立つ立ち上げ処理時間、および、データ転送終了後
の再位置付は時間が一定分布であるような入出力装置に
対して、広く適用することができる。また、本実施例の
バッファは、各制御装置内に設けているが、全制御装置
が1個のバッファを共用する入出力システムの構成でも
、このスケジュール方式は有効である。
〔発明の効果〕
本発明によれば、複数の入出力装置と、バッファを内蔵
する複数の制御装置とを備えた入出力システムにおいて
、各制御装置のチャネル側の転送回路、および、MT側
の転送回路と、他制御装置のバッファとの間に、転送路
を設けることにより、各制御装置の負荷が自動的に均衡
化される。
また、データ転送処理に先立つ一定時間分布の立ち上げ
処理を必要とし、その立ち上げ処理を、制御装置とオフ
ラインで行う複数の入出力装置と、複数の制御装置と、
それらの制御装置間で共用するバッファとを備えた入出
力システムにおいて、各制御装置が、各入出力装置のア
クセス状況に応じて、先読み/まとめ書きスケジュール
を行うことにより、各制御装置と入出力装置との間のデ
ータ転送路を効率よく使用することができ、その入出力
システムの最大スループットを保証することが可能であ
る。
【図面の簡単な説明】
第1図は本発明の一実施例における入出力システムの構
成図、第2図は本発明の一実施例における制御装置管理
テーブル、およびMT管理テーブルの説明図、第3図〜
第8図は本発明の一実施例におけるプロセッサの動作フ
ローチャートである。 100:制御装置、101・:チャネル・アダプタ、1
02,104,105,109,110゜114=デー
タ転送路、103.108:転送回路、106:バッフ
ァ、107:プロセッサ、111:タイマ、112:ク
ロック、113,115二制御線、120:メモリ、1
30:カーリッジ型磁気テープ(カートリッジ型MT)
、200:制御装置管理テーブル、201:スケジュー
ル・キュー先頭ポインタ、202:スケジュール・キュ
ー後尾ポインタ、203:全データ移動量、204:先
読み/まとめ書きフラグ、210:MT管理テーブル、
211:MTインデクス(MTtD)、212:制御装
置インデクス(制御装置ID)、213:ステータス、
214:データ移動量、215:スケジュール時データ
移動量、216:先読み/まとめ書き量、21.7:ス
イツチ条件成立時全データ量、218:スイッチ条件成
立時刻、219:スイッチ・フラグ、220:スケジュ
ール・キュー前ポインタ、221:スケジュール・キュ
ー後ポインタ、222:バッファ内データ1223:ウ
ェイト・フラグ。 第     2     図 第     3     図 第     牛     図 第     5     図 第     6     図 第7図

Claims (1)

  1. 【特許請求の範囲】 1、複数の入出力装置と、バッファを内蔵し、上位シス
    テムに接続された複数の制御装置と、該バッファと上位
    システムとの間、および、該バッファと該入出力装置と
    の間を結び、データを転送する転送回路とを備え、該バ
    ッファと該入出力装置との関係が固定である入出力シス
    テムにおいて、上記各入出力装置を制御する情報を格納
    する手段、および、上記転送回路と、全てのバッファと
    を連結する手段を備え、複数の該制御装置は、該制御情
    報格納手段を共用して、全ての該入出力装置の制御を行
    い、相互に各該バッファ内のデータをアクセスすること
    を特徴とする入出力システム構成方式。 2、複数の入出力装置、複数の制御装置、該制御装置間
    で共有される1台以上のバッファ、および、該制御装置
    と入出力装置とを結ぶデータ転送路を備え、該入出力装
    置は、データ転送処理に先立つ一定時間分布の立ち上げ
    処理を、該制御装置とはオフラインで行い、該バッファ
    と該入出力装置との間で、先読み/まとめ書きスケジュ
    ールにより、1度に複数ブロックのデータを転送する入
    出力システムにおいて、上記制御装置の全てに対して、
    1つの先読み/まとめ書きスケジュール・キューを備え
    、各該制御装置は、該先読み/まとめ書きスケジュール
    ・キューに従い、上記データ転送路を利用して、先読み
    /まとめ書きスケジュールを行い、また、ある制御装置
    が、あるスケジュール時点において、該入出力システム
    の先読み/まとめ書き量を決定した後、次のスケジュー
    ル時点で、該入出力装置の先読み/まとめ書きを続行す
    るか、あるいは、他の入出力装置に切り換えるかを、各
    入出力装置の稼働状況に応じて決定することを特徴とす
    る入出力システム構成方式。
JP62010192A 1987-01-20 1987-01-20 入出力システム構成方式 Pending JPS63178360A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62010192A JPS63178360A (ja) 1987-01-20 1987-01-20 入出力システム構成方式
DE3801547A DE3801547A1 (de) 1987-01-20 1988-01-20 Daten-ein/ausgabevorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62010192A JPS63178360A (ja) 1987-01-20 1987-01-20 入出力システム構成方式

Publications (1)

Publication Number Publication Date
JPS63178360A true JPS63178360A (ja) 1988-07-22

Family

ID=11743423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62010192A Pending JPS63178360A (ja) 1987-01-20 1987-01-20 入出力システム構成方式

Country Status (2)

Country Link
JP (1) JPS63178360A (ja)
DE (1) DE3801547A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2659460B1 (fr) * 1990-03-08 1992-05-22 Bull Sa Sous-systeme peripherique de memoire de masse.
US5185876A (en) * 1990-03-14 1993-02-09 Micro Technology, Inc. Buffering system for dynamically providing data to multiple storage elements
JP3732869B2 (ja) * 1995-06-07 2006-01-11 株式会社日立製作所 外部記憶装置
JP3628777B2 (ja) * 1995-10-30 2005-03-16 株式会社日立製作所 外部記憶装置
JP4462697B2 (ja) 2000-01-31 2010-05-12 株式会社日立製作所 記憶制御装置
DE10254615A1 (de) * 2002-11-22 2004-06-17 Infineon Technologies Ag Schnittstellenschaltung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5539933A (en) * 1978-09-13 1980-03-21 Nissan Motor Co Ltd Process control device
DE3151937C1 (de) * 1981-12-30 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Kanalsteuerung für Multiplexkanäle eines Ein-/Ausgabewerkes einer Datenverarbeitungsanlage
US4546430A (en) * 1983-07-13 1985-10-08 Sperry Corporation Control unit busy queuing

Also Published As

Publication number Publication date
DE3801547A1 (de) 1988-07-28

Similar Documents

Publication Publication Date Title
EP0511674B1 (en) Single chip microcomputer
JPH04290150A (ja) Fifoバッファの制御装置及び制御方法並びにデータ転送を制御する装置
JPH01269142A (ja) 計算機システム
JP2793517B2 (ja) データ転送制御装置
JPS63178360A (ja) 入出力システム構成方式
EP0206335B1 (en) Interruption method for a data processing system
JPH08106443A (ja) データ処理システム及び並列コンピュータ
US4561053A (en) Input/output multiplexer for a data processing system
JPH04288638A (ja) コンピュータシステム
JPS638924A (ja) 入出力スケジユ−リング方式
KR100331491B1 (ko) 데이터처리용로드공유시스템및방법과로드공유통신시스템
JPS61153728A (ja) 磁気記憶装置の高速制御方式
JPS61256457A (ja) デ−タ転送制御方式
JPS60215248A (ja) 情報処理方式
KR20020033254A (ko) 이중화 프로세서의 흐름 제어장치 및 방법
JPS61100852A (ja) デ−タ転送方式
JPH02304617A (ja) 記憶装置の制御装置および制御方法
JPH0317143B2 (ja)
JPS6389951A (ja) キヤツシユメモリ装置
JPS61211774A (ja) ベクトル処理装置
JPH10320253A (ja) バックアップシステムおよび記録媒体
JPS6226563A (ja) バス要求制御回路
JPS61134859A (ja) メモリのバツクアツプ制御方式
EP0088838B1 (en) Input/output multiplexer
JPS60116056A (ja) デ−タ転送方式