JPS63175937A - 障害回復方式 - Google Patents
障害回復方式Info
- Publication number
- JPS63175937A JPS63175937A JP62007887A JP788787A JPS63175937A JP S63175937 A JPS63175937 A JP S63175937A JP 62007887 A JP62007887 A JP 62007887A JP 788787 A JP788787 A JP 788787A JP S63175937 A JPS63175937 A JP S63175937A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- fault
- failure
- processors
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 27
- 230000010365 information processing Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、プロセッサを多重化し、多数決論理により
障害を検出するようにした情報処理装置の障害回復方式
に関する。
障害を検出するようにした情報処理装置の障害回復方式
に関する。
[従来の技術]
高度の信頼性が要求される分野で使用される情報処理装
置では、一般に、プロセッサを多重化したシステムが採
用される。この種の多重化システムの中には、各プロセ
ッサの出力を多数決論理回路によりチェックし、障害を
起こしたプロセッサを切り離し、残ったプロセッサによ
って処理を継続するものがある(例えば、相磯 秀夫
「フォールト・トレラント・コンピユーテイング」 日
経コンピュータ 1981年IO月5日号 参照)。
置では、一般に、プロセッサを多重化したシステムが採
用される。この種の多重化システムの中には、各プロセ
ッサの出力を多数決論理回路によりチェックし、障害を
起こしたプロセッサを切り離し、残ったプロセッサによ
って処理を継続するものがある(例えば、相磯 秀夫
「フォールト・トレラント・コンピユーテイング」 日
経コンピュータ 1981年IO月5日号 参照)。
[発明が解決しようとする問題点]
ところで、上述した従来の装置では、プロセッサの障害
が検出された場合、障害を起こしたプロセッサを無条件
に切り離していた。このため、時間の経過とともに、稼
動プロセッサの数が減少してしまい、装置全体の信頼性
が急激に低下してくる欠点があった。
が検出された場合、障害を起こしたプロセッサを無条件
に切り離していた。このため、時間の経過とともに、稼
動プロセッサの数が減少してしまい、装置全体の信頼性
が急激に低下してくる欠点があった。
この発明は、このような背景の下になされたもので、多
重化された情報処理装置の信頼性を低下さ仕ることなく
、処理を継続することのできる障害回復方式を提供する
ことを目的とする。
重化された情報処理装置の信頼性を低下さ仕ることなく
、処理を継続することのできる障害回復方式を提供する
ことを目的とする。
[問題点を解決するための手段]
上記問題点を解決するためにこの発明は、3台以上のプ
ロセッサを多重化し、各プロセッサの出力を多数決論理
回路によりチェックして、プロセッサの障害を検出する
ようにした情報処理装置において、 前記多数決論理回路によりプロセッサの障害を検出した
場合、全プロセッサの動作を一旦停止し、障害を起こし
たプロセッサの内部状態を正常なプロセッサの内部状態
と同一にした後、全プロセッサの動作を再開させること
を要旨とする。
ロセッサを多重化し、各プロセッサの出力を多数決論理
回路によりチェックして、プロセッサの障害を検出する
ようにした情報処理装置において、 前記多数決論理回路によりプロセッサの障害を検出した
場合、全プロセッサの動作を一旦停止し、障害を起こし
たプロセッサの内部状態を正常なプロセッサの内部状態
と同一にした後、全プロセッサの動作を再開させること
を要旨とする。
また、前記プロセッサ毎に障害を起こした回数を計数し
、この計数値が予め定められた値に達したプロセッサに
ついては、障害回復を行わないことを特徴とする。
、この計数値が予め定められた値に達したプロセッサに
ついては、障害回復を行わないことを特徴とする。
[作用]
上記手段によれば、間欠障害により障害と判定されたプ
ロセッサの障害回復を図ることができるから、この場合
、装置全体の信頼性を損なうことなく運転を継続できる
。
ロセッサの障害回復を図ることができるから、この場合
、装置全体の信頼性を損なうことなく運転を継続できる
。
一般に、プロセッサの障害には、固定障害と間欠障害と
がある。固定障害は、論理回路の故障等に起因する障害
であり、同一処理を行った場合は常に再現する障害であ
る。間欠障害は、ノイズ等により引き起こされる障害で
あり、次に同一処理を行った場合、正常に処理を継続で
きることが多く、再現性のほとんどない障害である。
がある。固定障害は、論理回路の故障等に起因する障害
であり、同一処理を行った場合は常に再現する障害であ
る。間欠障害は、ノイズ等により引き起こされる障害で
あり、次に同一処理を行った場合、正常に処理を継続で
きることが多く、再現性のほとんどない障害である。
この発明によれば、障害の発生したプロセッサの障害回
復を行うため、上記間欠障害によりプロセッサが切り離
されることを回避できる。また、プロセッサが固定障害
を起こしている場合、障害回復を何度行っても障害が再
現し、障害回復のためのオーバーヘッドが増大してしま
う問題があるが、この発明では、プロセッサ毎に障害を
起こした回数を計算し、この回数が予め定められた値に
達したプロセッサについては、障害回復を行わないよう
にしている。この結果、障害回復のためのオーバーヘッ
ドを抑制することが可能である。
復を行うため、上記間欠障害によりプロセッサが切り離
されることを回避できる。また、プロセッサが固定障害
を起こしている場合、障害回復を何度行っても障害が再
現し、障害回復のためのオーバーヘッドが増大してしま
う問題があるが、この発明では、プロセッサ毎に障害を
起こした回数を計算し、この回数が予め定められた値に
達したプロセッサについては、障害回復を行わないよう
にしている。この結果、障害回復のためのオーバーヘッ
ドを抑制することが可能である。
[実施例]
以下、図面を参照して、本発明の詳細な説明する。
第1図は、この発明の一実施例の構成を示すブロック図
である。
である。
図において、1.2.3は同一の処理を実行するプロセ
ッサである。プロセッサ1.2.3は、信号線6.7.
8を介して、多数決論理回路4に接続されている。多数
決論理回路4は、プロセッサl。
ッサである。プロセッサ1.2.3は、信号線6.7.
8を介して、多数決論理回路4に接続されている。多数
決論理回路4は、プロセッサl。
2.3の出力値をチェックし、第2図に示す多数決論理
に従って、次の動作を行う。なお、各プロセッサl 、
2.3の出力値は、各マシンステート、あるいはマシー
ンサイクル毎に出力される。
に従って、次の動作を行う。なお、各プロセッサl 、
2.3の出力値は、各マシンステート、あるいはマシー
ンサイクル毎に出力される。
■プロセッサ1.2.3の出力値の選択と比較、■プロ
セッサに障害があるか否かの判定、■障害がある場合は
、障害プロセッサの指示、■多数決論理で決まった値(
第2図参照)の出力。
セッサに障害があるか否かの判定、■障害がある場合は
、障害プロセッサの指示、■多数決論理で決まった値(
第2図参照)の出力。
この■の出力は、信号線9を通して多数決論理回路4か
ら出力される。また、上記■で障害を検出した場合は、
障害がある旨、および障害を起こしたプロセッサ番号を
、信号線lOを通して障害回復コントローラ5に指示す
る。
ら出力される。また、上記■で障害を検出した場合は、
障害がある旨、および障害を起こしたプロセッサ番号を
、信号線lOを通して障害回復コントローラ5に指示す
る。
障害回復コントローラ5は、障害回復処理を制御するも
ので、次の機能を持っている。
ので、次の機能を持っている。
■障害があった場合は、プロセッサ1.2.3を一旦停
止させる。この指示は、信号線11を通して行なわれる
。
止させる。この指示は、信号線11を通して行なわれる
。
■正常なプロセッサの内部レジスタと内部メモリの内容
を障害プロセッサに転送し、これらの内容を一致させる
。この処理は、スキャンイン/アウ゛トバス13を介し
て行なわれる。
を障害プロセッサに転送し、これらの内容を一致させる
。この処理は、スキャンイン/アウ゛トバス13を介し
て行なわれる。
■プロセッサ!、2.3に動作の再開を指示する。
この指示は、信号線12を通して行なわれる。
次に、この実施例の動作を説明する。
なお、説明の便宜上、プロセッサ1.2.3は、加算(
15+13)を行うように指示され、演算の途中でプロ
セッサlが障害を起こし、値「26」を信号線6に出力
したとする。また、プロセッサ2゜3は正常に動作し、
値「28」を信号線7.8にそれぞれ出力したとする。
15+13)を行うように指示され、演算の途中でプロ
セッサlが障害を起こし、値「26」を信号線6に出力
したとする。また、プロセッサ2゜3は正常に動作し、
値「28」を信号線7.8にそれぞれ出力したとする。
多数決論理回路4は、プロセッサ1.2.3から与えら
れた演算結果が、それぞれ「26」、「28」、「28
」であることから、演算結果「28」を正しい値として
信号線9に出力する。また、プロセッサ1に障害がある
旨を、信号線10を通して障害回復コントローラ5に通
知する。障害回復コントローラ5は、プロセッサlの障
害回数を十!し、この値が予め定められた値に達してお
れば、固定障害と判断して、プロセッサlを切り離す。
れた演算結果が、それぞれ「26」、「28」、「28
」であることから、演算結果「28」を正しい値として
信号線9に出力する。また、プロセッサ1に障害がある
旨を、信号線10を通して障害回復コントローラ5に通
知する。障害回復コントローラ5は、プロセッサlの障
害回数を十!し、この値が予め定められた値に達してお
れば、固定障害と判断して、プロセッサlを切り離す。
ここで、切り離すとは、多数決論理回路4での多数決判
定から、障害プロセッサを外すことである。なお、この
切り離し方法は、周知であり、また、この実施例の要点
に直接関係しないので、説明を省略する。
定から、障害プロセッサを外すことである。なお、この
切り離し方法は、周知であり、また、この実施例の要点
に直接関係しないので、説明を省略する。
一方、プロセッサlの障害回数の累計が予め定められた
値に達していない場合、障害回復コントローラ5は、間
欠障害と判断して、信号線11を介してプロセッサ1,
2.3を停止させる。この後、障害回復コントローラ5
は、正常なプロセッサ2(又はプロセッサ3)の内部レ
ジスタと内部メモリの内容を、スキャンイン/アウトバ
ス!3を介して読み出し、読み出したデータをプロセッ
サl内の対応するレジスタと対応するアドレスとに書き
込む。
値に達していない場合、障害回復コントローラ5は、間
欠障害と判断して、信号線11を介してプロセッサ1,
2.3を停止させる。この後、障害回復コントローラ5
は、正常なプロセッサ2(又はプロセッサ3)の内部レ
ジスタと内部メモリの内容を、スキャンイン/アウトバ
ス!3を介して読み出し、読み出したデータをプロセッ
サl内の対応するレジスタと対応するアドレスとに書き
込む。
こうして、障害を起こしたプロセッサ!の内部状態と、
正常なプロセッサ2(又はプロセッサ3)の内部状態と
が同一になると、障害回復コントローラ5は、信号線1
2を介してプロセッサ!、2゜3に動作の再開を指示す
る。
正常なプロセッサ2(又はプロセッサ3)の内部状態と
が同一になると、障害回復コントローラ5は、信号線1
2を介してプロセッサ!、2゜3に動作の再開を指示す
る。
[発明の効果コ
以上説明したように、この発明は、プロセッサを多重化
した情報処理装置において、多数決論理によって障害と
判定されたプロセッサの障害回復を行うようにしたから
、情報処理装置の信頼度を向上できる利点が得られる。
した情報処理装置において、多数決論理によって障害と
判定されたプロセッサの障害回復を行うようにしたから
、情報処理装置の信頼度を向上できる利点が得られる。
また、障害を起こした回数が予め定められた値に達した
プロセッサについては、障害回復を行わないようにした
から、障害回復のためのオーバーヘッドの増大を抑える
ことが可能である。
プロセッサについては、障害回復を行わないようにした
から、障害回復のためのオーバーヘッドの増大を抑える
ことが可能である。
第1図は本発明の一実施例の構成を示すブロック図、第
2図は同実施例における多数決論理を示す図である。 1.2.3・・・・・・プロセッサ、4・・・・・・多
数決論理回路、5・・・・・・障害回復コントローラ。
2図は同実施例における多数決論理を示す図である。 1.2.3・・・・・・プロセッサ、4・・・・・・多
数決論理回路、5・・・・・・障害回復コントローラ。
Claims (2)
- (1)3台以上のプロセッサを多重化し、各プロセッサ
の出力を多数決論理回路によりチェックして、プロセッ
サの障害を検出するようにした情報処理装置において、 前記多数決論理回路によりプロセッサの障害を検出した
場合、全プロセッサの動作を一旦停止し、障害を起こし
たプロセッサの内部状態を正常なプロセッサの内部状態
と同一にした後、全プロセッサの動作を再開させること
を特徴とする障害回復方式。 - (2)前記プロセッサ毎に障害を起こした回数を計数し
、この計数値が予め定められた値に達したプロセッサに
ついては、障害回復を行わないことを特徴とする特許請
求の範囲第1項記載の障害回復方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62007887A JPS63175937A (ja) | 1987-01-16 | 1987-01-16 | 障害回復方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62007887A JPS63175937A (ja) | 1987-01-16 | 1987-01-16 | 障害回復方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63175937A true JPS63175937A (ja) | 1988-07-20 |
Family
ID=11678103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62007887A Pending JPS63175937A (ja) | 1987-01-16 | 1987-01-16 | 障害回復方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63175937A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016170521A (ja) * | 2015-03-11 | 2016-09-23 | 富士通株式会社 | 正常なプロセッサの抽出方法及びプログラム、情報処理装置 |
-
1987
- 1987-01-16 JP JP62007887A patent/JPS63175937A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016170521A (ja) * | 2015-03-11 | 2016-09-23 | 富士通株式会社 | 正常なプロセッサの抽出方法及びプログラム、情報処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5353436A (en) | Method and apparatus for synchronizing a plurality of processors | |
US6393582B1 (en) | Error self-checking and recovery using lock-step processor pair architecture | |
KR100566338B1 (ko) | 폴트 톨러런트 컴퓨터 시스템, 그의 재동기화 방법 및 재동기화 프로그램이 기록된 컴퓨터 판독가능 기억매체 | |
JPH07129426A (ja) | 障害処理方式 | |
JPH0792765B2 (ja) | 入/出力コントローラ | |
JP2003015900A (ja) | 追走型多重化システム、及び追走により信頼性を高めるデータ処理方法 | |
JP2770913B2 (ja) | パリティの置換装置及び方法 | |
US6374365B1 (en) | Arrangement for operating two functionally parallel processors | |
JP3063334B2 (ja) | 高信頼度化情報処理装置 | |
JPS63175937A (ja) | 障害回復方式 | |
JP2000298594A (ja) | フォールトトレラント制御方法および冗長コンピュータシステム | |
JPH0916535A (ja) | マルチプロセッサ計算機 | |
JP2827713B2 (ja) | 二重化装置 | |
JPH0471037A (ja) | 電子計算機の二重化方式 | |
JPH0471038A (ja) | 電子計算機の二重化方式 | |
JP2776815B2 (ja) | 多重プロセッサシステムの障害回復方法 | |
JPS6128141B2 (ja) | ||
JPS61134846A (ja) | 電子計算機システム | |
JP3055249B2 (ja) | プロセッサのデバッグ方式 | |
JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
JPH04211841A (ja) | 二重化処理装置 | |
JPS6358545A (ja) | 情報処理システム | |
JPH04138532A (ja) | 暴走検出回路 | |
JPS6349849A (ja) | デ−タ処理装置 | |
JPH01277951A (ja) | データ転送装置 |