JPS6317535A - ヒ化ガリウム半導体ウエ−ハの製造方法 - Google Patents
ヒ化ガリウム半導体ウエ−ハの製造方法Info
- Publication number
- JPS6317535A JPS6317535A JP16164786A JP16164786A JPS6317535A JP S6317535 A JPS6317535 A JP S6317535A JP 16164786 A JP16164786 A JP 16164786A JP 16164786 A JP16164786 A JP 16164786A JP S6317535 A JPS6317535 A JP S6317535A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- gallium arsenide
- single crystal
- piled
- point defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 title claims abstract description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000013078 crystal Substances 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 11
- 230000007547 defect Effects 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 5
- 230000007935 neutral effect Effects 0.000 claims abstract description 5
- 239000002344 surface layer Substances 0.000 claims abstract description 5
- 239000006185 dispersion Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 34
- 238000009826 distribution Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000000370 acceptor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 2
- 241000894006 Bacteria Species 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000010336 energy treatment Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、ヒ化ガリウム半導体ウェーハの製造方法に関
するものである。
するものである。
[従来の技術]
半導体の不純物拡散技術において半絶縁性のヒ化ガリウ
ム単結晶基板(以下GaAS単結晶ウェーハと称する)
の表面層にドナーとなるS t +、Se+などを打込
み、電界効果トランジスタ(FET) 、ダイオード、
抵抗およびホール素子などの活性層を形成するイオン打
込技術がある。
ム単結晶基板(以下GaAS単結晶ウェーハと称する)
の表面層にドナーとなるS t +、Se+などを打込
み、電界効果トランジスタ(FET) 、ダイオード、
抵抗およびホール素子などの活性層を形成するイオン打
込技術がある。
この技術は従来より用いられているエピタキシャル成長
法による拡散技術に比べ、キャリヤ濃度および活性層の
深さを自由に制御することができ、ウェーハ内のキャリ
ヤ濃度の均一性に優れているとして用いられているもの
である。
法による拡散技術に比べ、キャリヤ濃度および活性層の
深さを自由に制御することができ、ウェーハ内のキャリ
ヤ濃度の均一性に優れているとして用いられているもの
である。
[発明が解決しようとする問題点]
上述したように不純物の拡散方法としてイオン打込技術
を用いた場合、第2図に示すようにキャリヤ濃度分布N
がウェーハ表面の深さW方向にバラツキを生ずることが
ある。
を用いた場合、第2図に示すようにキャリヤ濃度分布N
がウェーハ表面の深さW方向にバラツキを生ずることが
ある。
このキャリヤ濃度分布のバラツキは、第3図に示すよう
に、浅いドナーの濃度Ndおよび浅いアクセプタの濃度
Naが活性層の部分に堆積(パイルアップ)することに
よって生ずるものであることが明らかになった。
に、浅いドナーの濃度Ndおよび浅いアクセプタの濃度
Naが活性層の部分に堆積(パイルアップ)することに
よって生ずるものであることが明らかになった。
この浅いドナー濃度Nd、浅いアクセプタ濃度Naおよ
びFETのしきい値電圧vthの間には次□ のような
関係がある。
びFETのしきい値電圧vthの間には次□ のような
関係がある。
・・・(1)
Nin(y):打込れたドナー濃度分布Nd (V)
:浅いドナー濃度分布 Na(V):浅いアクセプタ 〃 (1)式で浅いドナー濃度Ndおよびアクセプタ濃度N
aは、GaAS単結晶における残留不純物として10鷺
〜101α”3の大きさで含まれている元素により成立
っている。
:浅いドナー濃度分布 Na(V):浅いアクセプタ 〃 (1)式で浅いドナー濃度Ndおよびアクセプタ濃度N
aは、GaAS単結晶における残留不純物として10鷺
〜101α”3の大きさで含まれている元素により成立
っている。
キャリア濃度がこの程度の場合はFETの特性にはさ程
の影響は与えないが、第3図においてWの零附近に示さ
れるような10”cIR”程度の大きさになると特性に
大きな影響を与えることになる。
の影響は与えないが、第3図においてWの零附近に示さ
れるような10”cIR”程度の大きさになると特性に
大きな影響を与えることになる。
残留不純物がパイルアップする原因はイオン打込によっ
て生ずるウェーハ表面の点欠陥がイオン打込後の熱処理
によって一種のゲッタリング作用を誘起し、結晶中の残
留不純物をウェーハ表面に集めるためと考えられている
。
て生ずるウェーハ表面の点欠陥がイオン打込後の熱処理
によって一種のゲッタリング作用を誘起し、結晶中の残
留不純物をウェーハ表面に集めるためと考えられている
。
本発明の目的は、バラツキが小さく安定した性能のウェ
ーハが得られるヒ化ガリウム半導体ウェーハの製造方法
を提供することにある。
ーハが得られるヒ化ガリウム半導体ウェーハの製造方法
を提供することにある。
E問題点を解決するための手段]
本発明は、半絶縁性のヒ化ガリウム単結晶つ工−ハの表
面層に電気的に中性なイオンを打込み前記ウェーハの表
面附近に過剰な点欠陥を発生させるイオン打込工程と、
このイオンが打込まれた前記ウェーハを一定温度一定時
間で熱処理して前記点欠陥による不純物をパイルアップ
する熱処理工程と、前記単結晶ウェーハの表面にパイル
アップする前記ヒ化ガリウム単結晶中の不純物を一定の
深さに除去するエツチング工程から成ることを特徴とし
、ウェーハ特性のバラツキを小さくし、安定した性能が
得られるようにして上記目的の達成を計ったものである
。
面層に電気的に中性なイオンを打込み前記ウェーハの表
面附近に過剰な点欠陥を発生させるイオン打込工程と、
このイオンが打込まれた前記ウェーハを一定温度一定時
間で熱処理して前記点欠陥による不純物をパイルアップ
する熱処理工程と、前記単結晶ウェーハの表面にパイル
アップする前記ヒ化ガリウム単結晶中の不純物を一定の
深さに除去するエツチング工程から成ることを特徴とし
、ウェーハ特性のバラツキを小さくし、安定した性能が
得られるようにして上記目的の達成を計ったものである
。
[作 用]
本発明のGaAS半導体ウェーハの製造方法では、この
ウェーハの表面層に電気的に中性なイオンを打込んでウ
ェーハの表面附近に過剰な点欠陥を発生させ、イオン打
込後はこのウェーハを一定温度一定時間で熱処理して前
記点欠陥による不純物をウェーハの表面にパイルアップ
させ、このパイルアップしたGaAs結晶中の残留不純
物をウェーハ表面より一定の深さにエツチングして除去
することにより性能の安定したウェーハが得られるよう
にしであるので、ウェーハの歩留りを上昇することがで
きる。
ウェーハの表面層に電気的に中性なイオンを打込んでウ
ェーハの表面附近に過剰な点欠陥を発生させ、イオン打
込後はこのウェーハを一定温度一定時間で熱処理して前
記点欠陥による不純物をウェーハの表面にパイルアップ
させ、このパイルアップしたGaAs結晶中の残留不純
物をウェーハ表面より一定の深さにエツチングして除去
することにより性能の安定したウェーハが得られるよう
にしであるので、ウェーハの歩留りを上昇することがで
きる。
[実 施 例]
以下、本発明の一実施例を図面および表により説明する
。
。
第1図は本発明のGaAs半導体ウェーハの一実施例に
なるFETのしきい値電圧のバラツキを示す特性図であ
り、第1表はその際のAr+イオン打込み条件と熱処理
条件の関係を示ずものである。
なるFETのしきい値電圧のバラツキを示す特性図であ
り、第1表はその際のAr+イオン打込み条件と熱処理
条件の関係を示ずものである。
第 1 表
この実施例のGaAs半導体ウェーハでは、ウェーハの
直径は50IWRで、全面に数百側のFETが作製され
ている。FETはしきい値電圧のバラツキを評価するた
めノーマリオン形のFETが作製された。
直径は50IWRで、全面に数百側のFETが作製され
ている。FETはしきい値電圧のバラツキを評価するた
めノーマリオン形のFETが作製された。
第1図に示す特性各iつI−ハ内部および各ウェーハ間
のバラツキを求めるため、隣接したインゴット内のウェ
ーハを用いて実験したもので、横軸の条件1は第1表よ
りドーズfn5X1012、エネルギ150kev、熱
処理850℃、30分の場合を示し、条件2は同じく第
1表よりドーズ:Ii2×10口で、エネルギおよび熱
処理条件は条件1と同じ場合である。しきい値電圧のバ
ラツキσvthは条件2においては未処理条件の場合に
比べ約1/2に減少することが示されている。すなわち
未処理の場合に比べ非常に安定した特性が得られること
になる。
のバラツキを求めるため、隣接したインゴット内のウェ
ーハを用いて実験したもので、横軸の条件1は第1表よ
りドーズfn5X1012、エネルギ150kev、熱
処理850℃、30分の場合を示し、条件2は同じく第
1表よりドーズ:Ii2×10口で、エネルギおよび熱
処理条件は条件1と同じ場合である。しきい値電圧のバ
ラツキσvthは条件2においては未処理条件の場合に
比べ約1/2に減少することが示されている。すなわち
未処理の場合に比べ非常に安定した特性が得られること
になる。
またこの実施例のGaAS半導体ウェーハの製造方法で
は、電気的に中性なイオンとしてHo・Ar+が用いら
れ、打込エネルギは100〜200key、イオンドー
ズ溌は3×10!2〜4×1013c114、熱処理温
度800〜900℃、熱処理時間20分〜60分で実験
が試みられた。
は、電気的に中性なイオンとしてHo・Ar+が用いら
れ、打込エネルギは100〜200key、イオンドー
ズ溌は3×10!2〜4×1013c114、熱処理温
度800〜900℃、熱処理時間20分〜60分で実験
が試みられた。
イオン打込エネルギおよびドーズ量は大きい方が良いが
余り大きいと処理に要する時間が長くなり処理能力が低
下する。
余り大きいと処理に要する時間が長くなり処理能力が低
下する。
また熱処理温度が高く熱処理時間が長いときは、GaA
S表面からのASの解離が進みウェー八表面に荒損を生
ずる。
S表面からのASの解離が進みウェー八表面に荒損を生
ずる。
このような点より、この方法ではAr+イオンを用い、
エネルギ150kev、ドーズfi5X10r1aR4
および2×10u34、熱処理850℃30分とし、ま
たFET能動層形成には29Si+イオンをエネルギ7
5keV、ドーズ量3X10’cm’を用いて良好な特
性を得たちのである。
エネルギ150kev、ドーズfi5X10r1aR4
および2×10u34、熱処理850℃30分とし、ま
たFET能動層形成には29Si+イオンをエネルギ7
5keV、ドーズ量3X10’cm’を用いて良好な特
性を得たちのである。
以上、本実施例の半導体ウェーハおよび製造方法を用い
ることにより次のような効果が得られる。
ることにより次のような効果が得られる。
(11G a A s単結晶中の残菌不純物が低減する
ので、ウェーハ特性のバラツキが小さくなり特性の安定
した素子が得られる。
ので、ウェーハ特性のバラツキが小さくなり特性の安定
した素子が得られる。
(2) 安定した製造方法によりウェーハの歩留りを
向上することができる。
向上することができる。
(3ICの集積度が増加する場合でも良好な性能が得ら
れる。
れる。
[発明の効果]
以上に説明した通り本発明によれば、バラツキが小さく
安定した性能のウェーハを得ることができるという顕著
な効果を奏する。
安定した性能のウェーハを得ることができるという顕著
な効果を奏する。
第1図は本発明のGaAS半導体ウェーハの一実施例に
なるFETのしきい値電圧のバラツキ特性図、第2図は
キャリヤ濃度分布説明図、第3図は浅いドナーまたは浅
いアクセプタの濃度分布説明図である。
なるFETのしきい値電圧のバラツキ特性図、第2図は
キャリヤ濃度分布説明図、第3図は浅いドナーまたは浅
いアクセプタの濃度分布説明図である。
Claims (1)
- (1)半絶縁性のヒ化ガリウム単結晶ウェーハの表面層
に電気的に中性なイオンを打込み前記ウェーハの表面附
近に過剰な点欠陥を発生させるイオン打込工程と、該イ
オンが打込まれた前記ウェーハを一定温度一定時間で熱
処理して前記点欠陥による不純物をパイルアップする熱
処理工程と、前記単結晶ウエーハの表面にパイルアップ
する前記ヒ化ガリウム単結晶中の不純物を一定の深さに
除去するエッチング工程から成ることを特徴とするヒ化
ガリウム半導体ウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16164786A JPS6317535A (ja) | 1986-07-09 | 1986-07-09 | ヒ化ガリウム半導体ウエ−ハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16164786A JPS6317535A (ja) | 1986-07-09 | 1986-07-09 | ヒ化ガリウム半導体ウエ−ハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6317535A true JPS6317535A (ja) | 1988-01-25 |
Family
ID=15739160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16164786A Pending JPS6317535A (ja) | 1986-07-09 | 1986-07-09 | ヒ化ガリウム半導体ウエ−ハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6317535A (ja) |
-
1986
- 1986-07-09 JP JP16164786A patent/JPS6317535A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0727965B2 (ja) | 埋込みSiO▲下2▼層を含む装置の製造方法 | |
US4383869A (en) | Method for enhancing electron mobility in GaAs | |
US4816893A (en) | Low leakage CMOS/insulator substrate devices and method of forming the same | |
US3897276A (en) | Method of implanting ions of different mass numbers in semiconductor crystals | |
US6214707B1 (en) | Method of forming a doped region in a semiconductor substrate | |
US4472206A (en) | Method of activating implanted impurities in broad area compound semiconductors by short time contact annealing | |
US4489480A (en) | Method of manufacturing field effect transistors of GaAs by ion implantation | |
IE52184B1 (en) | Device isolation in silicon semiconductor substrates | |
JPS6317535A (ja) | ヒ化ガリウム半導体ウエ−ハの製造方法 | |
JPS62265717A (ja) | ガリウムひ素集積回路用基板の熱処理方法 | |
JP2685384B2 (ja) | 半導体基板の製造法 | |
JPS6317227B2 (ja) | ||
JP2527545B2 (ja) | 半導体装置の製造方法 | |
JP2001358146A (ja) | 半導体装置および半導体基板の処理方法 | |
JPH0533527B2 (ja) | ||
JPH0567579A (ja) | 半導体装置の製造方法 | |
JP3168310B2 (ja) | 半導体デバイスの製造方法 | |
JPH0226781B2 (ja) | ||
JP3103693B2 (ja) | 半導体装置の製造方法 | |
JPS60733A (ja) | 半導体装置とその製造方法 | |
JPS59194431A (ja) | 半導体基板へのイオン注入方法 | |
JPS60175416A (ja) | 半導体装置の製造方法 | |
JPS59111373A (ja) | 化合物半導体基板およびその製造方法 | |
JPS61144822A (ja) | GaAs導電層の形成方法 | |
JPH012319A (ja) | 熱処理法 |