JPS63164514A - 自動利得制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、自動利得制御回路に関し、特にサンプル値制
御に適した自動利得制御回路に関する。

〔概　要〕

本発明は、伝送路により歪を受けた受信信号をサンプリ
ングして、可変利得回路に入力し、その出力波形のピー
ク値を検出して制御信号として可変利得回路に負帰還を
かける構成の自動利得制御回路において、 上記可変利得回路の出力と、この出力をＴ／２時間遅延
させたものとを加算した後で、ピーク値の検出を行う構
成とすることにより、 サンプリング位相にかかわらず正確なピーク値を検出で
きるようにし、安定性の向上を図るとともにディジタル
化により集積回路化しやすいようにしたものである。

〔従来の技術〕

従来、サンプル値制御に適した自動利得制御回路では、
例えば、ザ　ベルシステムテクニカルジャーナル（Ｔｈ
ｅ　Ｂｅ１ｌ　Ｓｙｓｔｅｍ　ｔｅｃｈｎｔｃａｌ　Ｊ
ｏｕｒｎａｌ）１９８２年１１月、２７４３頁に示され
るように、自動利得制御回路の出力波形に対してダイオ
ードクリップによるアナログ技術で、ピーク検出を行い
、その結果により可変利得回路を制御している。

〔発明が解決しようとする問題点〕

上述した従来の自動利得制御回路は、可変利得幅を広く
すればループ利得が大きくなり、系の安定性が失われる
欠点があった。またアナログ技術を使用しているために
集積回路化がしにくく、コストを下げることが困難であ
る欠点があった。

本発明の目的は、上記の欠点を除去することにより、サ
ンプル値制御系に適し、安定性が大でかつ集積回路化し
やすい自動利得制御回路を提供することにある。

〔問題点を解決するための手段〕

本発明は、伝送路により歪を受けたタイムスロットＴの
受信信号をサンプリングするサンプリング回路と、この
サンプリング回路の出力を入力し利得制御を行う可変利
得回路と、この可変利得回路の出力波形のピーク値を検
出するピーク検出回路と、このピーク検出回路の出力に
従って上記可変利得回路の利得を制御する制御回路とを
含む自動利得制御回路において、上記可変利得回路の出
力を入力しＴ／２時間遅延させる遅延回路と、この遅延
回路の出力と上記可変利得回路の出力とを加算し上記ピ
ーク検出回路に出力する演算回路とを含むことを特徴と
する。

〔作　用〕

演算回路からの出力波形は、可変利得回路の出力と、こ
の可変利得回路の出力の位相を遅延させた遅延回路の出
力とを加算したものとなるので、その波形は、受信信号
のタイムスロットをＴとすると、−ＴからＴにわたる可
変利得回路の出力波形と、０から２Ｔにわたる遅延回路
の出力波形とを重ね合わせたものとなり、結果として０
からＴの間は振幅がほぼ一定な波形となる。

従って、サンプリング回路のサンプリング周期をタイム
スロットＴよりも短くすると、サンプリング位相のずれ
にもかかわらず、ピーク検出回路の出力は、受信信号の
振幅に対応した正しいレベルの検出を行うことができ、
安定性を向上させることが可能となる。さらに、遅延回
路および演算回路は、ディジタル回路として容易に集積
回路化ができ、全体として集積回路化しやすい回路を実
現できる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック構成図である
。

本実施例は、伝送路により歪を受けた受信信号をサンプ
リングするサンプリング回路１と、このサンプリング回
路１の出力を入力し利得制御を行う可変利得回路２と、
この可変利得回路２の出力波形のピーク値を検出するピ
ーク検出回路５と、このピーク検出回路５の出力に従っ
て可変利得回路２の利得を制御する制御回路６とを含む
自動利得制御回路において、可変利得回路２の出力を入
力しＴ／２時間遅延させる遅延回路３と、この遅延回路
３の出力と可変利得回路２の出力とを加算しピーク検出
回路５の出力する演算回路４とを含んでいる。なお、７
は入力端子、８は出力端子である。

本発明の特徴は、第１図において、遅延回路３および演
算回路４を設けたことにある。

次に本実施例の動作について第２図（ａｌ、（ｂｌ、（
Ｃ１および第３図に示す各部の波形図を参照して説明す
る。

第２図（ａｌ、（ｂｌおよび（Ｃ１は、それぞれ可変利
得回路２の出力Ａ、遅延回路３の出力Ｂおよび演算回路
４の出力Ｃの波形図で、横軸は時間軸であり縦軸は振幅
を示し、Ｔは受信信号のタイムスロットである。

すなわち、出力Ｃは出力への波形と出力Ｂの波形を重ね
合わせた形となり、０からＴまでの区間はほぼ一定の振
幅値となる。

従って、ピーク検出回路５においては、サンプリング回
路１におけるサンプリング周期を、タイムスロットＴよ
りも短くすることにより、たとえ、サンプリング位相に
ずれが生じたとしても、受信信号振幅に対応した正しい
一定のレベルの検出ができる。

第３図はこの関係を示す出力Ｃの波形図である。

同図において、出力Ｃ８は標準出力、出力ＣＩは標準以
下の出力、出力Ｃ２は標準以上の出力を示す。これによ
り、ピーク検出回路５においては、受信信号の振幅値に
対応した正しいピーク値が検出され、それに従い制御回
路６を介して可変利得回路２の利得を定められた標準値
になるように制御する。

なお、遅延回路３および演算回路４はディジタル回路で
実現でき、回路全体の集積回路を容易にする。

〔発明の効果〕

以上説明したように、本発明は、サンプリング位相にか
かわらず、受信信号の振幅に対応した正しいピーク値を
検出することができ、安定性を向上させる効果がある。

また、遅延回路および演算回路のようにディジタル回路
を用いるので集積回路化かしやすくなりコスト低下が図
れる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図。 第２図（ａｌ、（ｂｌ、（Ｃ１および第３図はその動作
を示す各部の出力波形図。 １・・・サンプリング回路、２・・・可変利得回路、３
・・・遅延回路、４・・・演算回路、５・・・ピーク検
出回路、６・・・制御回路、７・・・入力端子、８・・
・出力端子、Ａ〜Ｃ、Ｃｏ　””　Ｃｚ・・・出力。

Claims (1)

【特許請求の範囲】
1. （１）伝送路により歪を受けたタイムスロットＴの受信
   信号をサンプリングするサンプリング回路（１）と、こ
   のサンプリング回路の出力を入力し利得制御を行う可変
   利得回路（２）と、この可変利得回路の出力波形のピー
   ク値を検出するピーク検出回路（５）と、このピーク検
   出回路の出力に従って上記可変利得回路の利得を制御す
   る制御回路（６）とを含む自動利得制御回路において、
   上記可変利得回路の出力を入力しＴ／２時間遅延させる
   遅延回路（３）と、この遅延回路の出力と上記可変利得
   回路の出力とを加算し上記ピーク検出回路に出力する演
   算回路（５）とを含むことを特徴とする自動利得制御回
   路。